Caso práctico: Timbre de llamada de enfermería

Prototipo de Timbre de llamada de enfermería (Maker Style)

Nivel: Básico – Implementar una compuerta OR para activar una alerta desde dos interruptores independientes.

Objetivo y caso de uso

Construirá un circuito básico de llamada de enfermería utilizando una compuerta OR digital para activar una alerta visual cuando se presione cualquiera de los dos interruptores de las camas de los pacientes.

Por qué es útil:
* Permite el monitoreo centralizado de múltiples puntos de activación independientes.
* Demuestra cómo la lógica digital básica simplifica los sistemas de alarma en paralelo sin necesidad de cablear de forma cruzada los interruptores físicos.
* Forma la base para sistemas de timbres de llamada o de seguridad más grandes y complejos.

Resultado esperado:
* Al presionar el interruptor A, la salida cambia a nivel ALTO (cerca de 5 V), encendiendo el LED.
* Al presionar el interruptor B, la salida cambia a nivel ALTO (cerca de 5 V), encendiendo el LED.
* Al presionar ambos interruptores simultáneamente, la salida cambia a nivel ALTO, encendiendo el LED.
* La salida se mantiene en nivel BAJO (0 V) y el LED permanece apagado cuando no se presiona ningún interruptor.

Público objetivo y nivel: Principiantes que aprenden sobre compuertas lógicas digitales y la importancia de las redes pull-down.

Materiales

  • V1: Fuente de alimentación de 5 V CC
  • U1: CI 74HC32 con cuatro compuertas OR de 2 entradas
  • SW1: Interruptor de botón pulsador, normalmente abierto, función: Activador de la cama A
  • SW2: Interruptor de botón pulsador, normalmente abierto, función: Activador de la cama B
  • R1: Resistencia de 10 kΩ, función: pull-down para VA
  • R2: Resistencia de 10 kΩ, función: pull-down para VB
  • R3: Resistencia de 330 Ω, función: limitadora de corriente para el LED
  • D1: LED rojo, función: indicador de alerta

Pin-out del CI utilizado

74HC32 (Cuatro compuertas OR de 2 entradas)

Pin Nombre Función lógica Conexión en este caso
1 1 A Entrada 1 para la Compuerta 1 Nodo VA (Interruptor A)
2 1B Entrada 2 para la Compuerta 1 Nodo VB (Interruptor B)
3 1Y Salida de la Compuerta 1 Nodo VOUT (al circuito del LED)
7 GND Tierra Nodo 0
14 VCC Fuente de alimentación Nodo VCC

(Nota: Los pines 4, 5, 8, 9, 10, 11, 12 y 13 son entradas no utilizadas y deben conectarse a Tierra en un circuito permanente para prevenir el efecto latch-up en CMOS).

Guía de conexionado

  • V1: el terminal positivo se conecta a VCC; el terminal negativo se conecta a 0.
  • SW1: se conecta entre VCC y VA.
  • SW2: se conecta entre VCC y VB.
  • R1: se conecta entre VA y 0.
  • R2: se conecta entre VB y 0.
  • U1 (pin 14): se conecta a VCC.
  • U1 (pin 7): se conecta a 0.
  • U1 (pin 1): se conecta a VA.
  • U1 (pin 2): se conecta a VB.
  • U1 (pin 3): se conecta a VOUT.
  • R3: se conecta entre VOUT y el ánodo de D1.
  • D1: el cátodo se conecta a 0.

Diagrama de bloques conceptual

Conceptual block diagram — 74HC32 OR gate
Lectura rápida: entradas → bloque principal → salida (actuador o medida). Resume el esquemático ASCII de la siguiente sección.

Esquemático

VCC --> [ SW1: Bed A ] --(VA)--> [ R1: 10 kΩ Pull-down ] --> GND
                             \
                              -->(Pin 1) \
                                          [ U1: 74HC32 OR Gate ] --(VOUT, Pin 3)--> [ R3: 330 Ω ] --> [ D1: Red LED ] --> GND
                                          /
                              -->(Pin 2) /
                             /
VCC --> [ SW2: Bed B ] --(VB)--> [ R2: 10 kΩ Pull-down ] --> GND
Esquema Eléctrico

Tabla de verdad

Entrada A (VA) Entrada B (VB) Salida Y (VOUT) Estado del LED
0 (BAJO) 0 (BAJO) 0 (BAJO) APAGADO
0 (BAJO) 1 (ALTO) 1 (ALTO) ENCENDIDO
1 (ALTO) 0 (BAJO) 1 (ALTO) ENCENDIDO
1 (ALTO) 1 (ALTO) 1 (ALTO) ENCENDIDO


Mediciones y pruebas

  1. Verificación de alimentación: Mida el voltaje entre VCC y 0 usando un multímetro para asegurarse de que sea exactamente 5 V.
  2. Prueba en estado de reposo: Sin presionar ningún botón, mida el voltaje en los nodos VA y VB. Ambos deben marcar exactamente 0 V. El nodo VOUT también debe marcar 0 V.
  3. Prueba de nivel ALTO lógico: Mantenga presionado SW1. Mida el nodo VA (debe ser ~5 V) y mida el nodo VOUT (debe ser ~5 V). Verifique que el LED esté ENCENDIDO. Repita este proceso para SW2 y el nodo VB.
  4. Medición de corriente (Opcional): Coloque su multímetro en serie con R3 y D1 para medir la corriente directa del LED (debería ser de aproximadamente 8-10 mA dependiendo de la caída de voltaje directo del LED).

Netlist SPICE y simulación

Netlist SPICE de referencia (ngspice) — extractoNetlist SPICE completo (ngspice)

* Practical case: Nurse call bell
.width out=256

* Power Supply
V1 VCC 0 DC 5

* Bed A Trigger (SW1)
* Modeled as a voltage-controlled switch activated by a pulse to simulate a user pressing the button
VctrlA ctrlA 0 PULSE(0 5 10u 1u 1u 40u 100u)
S1 VCC VA ctrlA 0 my_switch

* Bed B Trigger (SW2)
* Modeled as a voltage-controlled switch activated by a pulse to simulate a user pressing the button
VctrlB ctrlB 0 PULSE(0 5 10u 1u 1u 90u 200u)
S2 VCC VB ctrlB 0 my_switch

* Pull-down resistors for switch inputs
R1 VA 0 10k
R2 VB 0 10k

* ... (truncated in public view) ...

Copia este contenido en un archivo .cir y ejecútalo con ngspice.

* Practical case: Nurse call bell
.width out=256

* Power Supply
V1 VCC 0 DC 5

* Bed A Trigger (SW1)
* Modeled as a voltage-controlled switch activated by a pulse to simulate a user pressing the button
VctrlA ctrlA 0 PULSE(0 5 10u 1u 1u 40u 100u)
S1 VCC VA ctrlA 0 my_switch

* Bed B Trigger (SW2)
* Modeled as a voltage-controlled switch activated by a pulse to simulate a user pressing the button
VctrlB ctrlB 0 PULSE(0 5 10u 1u 1u 90u 200u)
S2 VCC VB ctrlB 0 my_switch

* Pull-down resistors for switch inputs
R1 VA 0 10k
R2 VB 0 10k

* U1: 74HC32 quad 2-input OR gate IC (using 1 gate)
* Wiring: Pin 1 -> VA, Pin 2 -> VB, Pin 3 -> VOUT, Pin 14 -> VCC, Pin 7 -> 0
XU1 VA VB VOUT VCC 0 74HC32_OR

* Alert Indicator (LED and current limiting resistor)
R3 VOUT D1_A 330
D1 D1_A 0 DLED

* --- Models and Subcircuits ---

* Ideal switch model
.model my_switch SW(vt=2.5 vh=0.5 ron=1 roff=100MEG)

* Generic Red LED model
.model DLED D(IS=1e-20 N=2.2 RS=2)

* Behavioral model for a 74HC32 OR gate (Continuous functions for robust convergence)
.subckt 74HC32_OR A B Y VCC GND
RinA A GND 10MEG
RinB B GND 10MEG
* OR Logic: V_out = VCC * (1 - (1-A)*(1-B)) implemented with sigmoids
B1 Y_int GND V = V(VCC) * (1 - (1 - 1/(1+exp(-50*(V(A)-2.5)))) * (1 - 1/(1+exp(-50*(V(B)-2.5)))))
Rout Y_int Y 10
.ends

* --- Analysis Directives ---

.tran 1u 250u
.print tran V(VA) V(VB) V(VOUT) V(D1_A)
.op
.end

Resultados de Simulación (Transitorio)

Resultados de Simulación (Transitorio)
Análisis: The transient analysis spans 0 s to 250 us and captures the switching interval. Main ranges: v(vout) -1.01e-29 uV -> 4.92 V; v(va) 499 uV -> 5 V; v(vb) 499 uV -> 5 V.
Show raw data table (354 rows) 
Index   time            v(va)           v(vb)           v(vout)         v(d1_a)
0	0.000000e+00	4.994506e-04	4.994506e-04	-1.00582e-35	-3.41977e-34
1	1.000000e-08	4.994506e-04	4.994506e-04	-6.04520e-52	-2.05537e-50
2	2.000000e-08	4.994506e-04	4.994506e-04	6.045198e-52	2.055367e-50
3	4.000000e-08	4.994506e-04	4.994506e-04	1.816637e-67	6.176631e-66
4	8.000000e-08	4.994506e-04	4.994506e-04	-7.26682e-68	-2.47066e-66
5	1.600000e-07	4.994506e-04	4.994506e-04	-1.94609e-72	-1.94609e-72
6	3.200000e-07	4.994506e-04	4.994506e-04	-1.94609e-72	-1.94609e-72
7	6.400000e-07	4.994506e-04	4.994506e-04	-1.94609e-72	-1.94609e-72
8	1.280000e-06	4.994506e-04	4.994506e-04	-1.94609e-72	-1.94609e-72
9	2.280000e-06	4.994506e-04	4.994506e-04	-1.94609e-72	-1.94609e-72
10	3.280000e-06	4.994506e-04	4.994506e-04	-1.94609e-72	-1.94609e-72
11	4.280000e-06	4.994506e-04	4.994506e-04	-1.94609e-72	-1.94609e-72
12	5.280000e-06	4.994506e-04	4.994506e-04	-1.94609e-72	-1.94609e-72
13	6.280000e-06	4.994506e-04	4.994506e-04	-1.94609e-72	-1.94609e-72
14	7.280000e-06	4.994506e-04	4.994506e-04	-1.94609e-72	-1.94609e-72
15	8.280000e-06	4.994506e-04	4.994506e-04	-1.94609e-72	-1.94609e-72
16	9.280000e-06	4.994506e-04	4.994506e-04	-1.94609e-72	-1.94609e-72
17	1.000000e-05	4.994506e-04	4.994506e-04	-1.94609e-72	-1.94609e-72
18	1.010000e-05	4.994506e-04	4.994506e-04	-1.94609e-72	-1.94609e-72
19	1.030000e-05	4.994506e-04	4.994506e-04	-1.94609e-72	-1.94609e-72
20	1.035875e-05	4.994506e-04	4.994506e-04	-1.94609e-72	-1.94609e-72
21	1.046156e-05	4.994506e-04	4.994506e-04	-1.94609e-72	-1.94609e-72
22	1.049002e-05	4.994506e-04	4.994506e-04	-1.94609e-72	-1.94609e-72
23	1.053982e-05	4.994506e-04	4.994506e-04	-1.94609e-72	-1.94609e-72
... (330 more rows) ...


Netlist SPICE de referencia (ngspice)

* Practical case: Nurse call bell
.width out=256

* Power Supply
V1 VCC 0 DC 5

* Bed A Trigger (SW1)
* Modeled as a voltage-controlled switch activated by a pulse to simulate a user pressing the button
VctrlA ctrlA 0 PULSE(0 5 10u 1u 1u 40u 100u)
S1 VCC VA ctrlA 0 my_switch

* Bed B Trigger (SW2)
* Modeled as a voltage-controlled switch activated by a pulse to simulate a user pressing the button
VctrlB ctrlB 0 PULSE(0 5 10u 1u 1u 90u 200u)
S2 VCC VB ctrlB 0 my_switch

* Pull-down resistors for switch inputs
R1 VA 0 10k
R2 VB 0 10k

* U1: 74HC32 quad 2-input OR gate IC (using 1 gate)
* Wiring: Pin 1 -> VA, Pin 2 -> VB, Pin 3 -> VOUT, Pin 14 -> VCC, Pin 7 -> 0
XU1 VA VB VOUT VCC 0 74HC32_OR

* Alert Indicator (LED and current limiting resistor)
R3 VOUT D1_A 330
D1 D1_A 0 DLED

* --- Models and Subcircuits ---

* Ideal switch model
.model my_switch SW(vt=2.5 vh=0.5 ron=1 roff=100MEG)

* Generic Red LED model
.model DLED D(IS=1e-20 N=2.2 RS=2)

* Behavioral model for a 74HC32 OR gate (Continuous functions for robust convergence)
.subckt 74HC32_OR A B Y VCC GND
RinA A GND 10MEG
RinB B GND 10MEG
* OR Logic: V_out = VCC * (1 - (1-A)*(1-B)) implemented with sigmoids
B1 Y_int GND V = V(VCC) * (1 - (1 - 1/(1+exp(-50*(V(A)-2.5)))) * (1 - 1/(1+exp(-50*(V(B)-2.5)))))
Rout Y_int Y 10
.ends

* --- Analysis Directives ---

.tran 1u 250u
.print tran V(VA) V(VB) V(VOUT) V(D1_A)
.op
.end

Resultados de Simulación (Transitorio)

Resultados de Simulación (Transitorio)
Análisis: The transient analysis spans 0 s to 250 us and captures the switching interval. Main ranges: v(vout) -1.01e-29 uV -> 4.92 V; v(va) 499 uV -> 5 V; v(vb) 499 uV -> 5 V.

Errores comunes y cómo evitarlos

  • Entradas flotantes: Olvidar las resistencias pull-down (R1 y R2). Sin ellas, el voltaje en las entradas de la compuerta flotará cuando los interruptores estén abiertos, causando una activación aleatoria e impredecible de la alarma.
  • Omitir las conexiones de alimentación al CI: Olvidar conectar los pines 7 y 14 a Tierra y VCC, respectivamente. La compuerta lógica no puede funcionar sin su propia fuente de alimentación.
  • Dejar entradas CMOS no utilizadas flotando: El 74HC32 es un dispositivo CMOS. Cualquier pin de entrada no utilizado (por ejemplo, los pines 4, 5, 9, 10, 12, 13) debe conectarse a Tierra (0) para evitar un consumo excesivo de energía o un comportamiento errático.


Solución de problemas

  • Síntoma: El LED permanece ENCENDIDO constantemente, incluso cuando no se presiona ningún botón.
  • Causa: Falta una de las resistencias pull-down (R1 o R2) o no está conectada correctamente a tierra.
  • Solución: Verifique la conexión de las resistencias entre las entradas VA o VB y el nodo 0.
  • Síntoma: El LED nunca se ENCIENDE.
  • Causa: El LED está instalado al revés, falta VCC/GND en el CI, o la resistencia R3 está desconectada.
  • Solución: Verifique la polaridad del LED (el lado plano / pata más corta va al nodo 0). Asegúrese de que los pines 7 y 14 de U1 tengan alimentación.
  • Síntoma: El LED se ENCIENDE aleatoriamente cuando mi mano está cerca de la protoboard.
  • Causa: El circuito está experimentando una «entrada flotante» que actúa como una antena captando capacitancia parásita.
  • Solución: Revise sus resistencias pull-down. Asegúrese de que conecten firmemente los pines de entrada a tierra.
  • Síntoma: La salida está en nivel ALTO lógico (medido en el pin 3), pero el LED brilla de forma extremadamente tenue.
  • Causa: La resistencia limitadora de corriente R3 es demasiado grande (por ejemplo, 10 kΩ en lugar de 330 Ω).
  • Solución: Reemplace R3 con el valor correcto de 330 Ω.

Posibles mejoras y extensiones

  • Añadir una alerta audible: Conecte un zumbador activo de 5 V en paralelo con la combinación de LED/resistencia para que al activar el interruptor se produzca tanto luz como sonido.
  • Implementar un circuito de enclavamiento (latch): En un hospital real, la luz debe permanecer ENCENDIDA hasta que una enfermera llegue para restablecerla. Alimente la salida de la compuerta OR al pin SET de un Latch SR (o use compuertas lógicas para construir uno), y agregue un tercer botón de «Reinicio» en la estación de enfermería.

Más Casos Prácticos en Prometeo.blog

Encuentra este producto y/o libros sobre este tema en Amazon

Ir a Amazon

Como afiliado de Amazon, gano con las compras que cumplan los requisitos. Si compras a través de este enlace, ayudas a mantener este proyecto.

Quiz rápido

Pregunta 1: ¿Cuál es el objetivo principal del circuito descrito en el artículo?




Pregunta 2: ¿Qué tipo de compuerta lógica se utiliza en este circuito?




Pregunta 3: ¿Qué sucede cuando se presiona únicamente el interruptor A?




Pregunta 4: ¿Qué ocurre si no se presiona ningún interruptor?




Pregunta 5: ¿Cuál es el voltaje aproximado cuando la salida está en nivel ALTO?




Pregunta 6: ¿Qué pasa si se presionan ambos interruptores simultáneamente?




Pregunta 7: ¿Por qué es útil este tipo de circuito en un entorno médico?




Pregunta 8: ¿Qué ventaja ofrece la lógica digital básica en este sistema de alarma?




Pregunta 9: ¿Qué componente se utiliza como alerta visual en este circuito?




Pregunta 10: ¿Para qué tipo de sistemas más grandes sirve de base este circuito?




Carlos Núñez Zorrilla
Carlos Núñez Zorrilla
Electronics & Computer Engineer

Ingeniero Superior en Electrónica de Telecomunicaciones e Ingeniero en Informática (titulaciones oficiales en España).

Sígueme:

Caso práctico: contador 0-9 con reset compatible TTL

Prototipo de contador 0-9 con reset compatible TTL (Maker Style)

Nivel: Medio — Construye un contador decimal que avanza de 0 a 9 y se reinicia automáticamente usando una puerta AND compatible TTL.

Objetivo y caso de uso

Construirás un contador decimal basado en un contador ripple 74LS93 y una puerta AND 74HCT08. El circuito cuenta de 0000 a 1001 y se reinicia automáticamente cuando aparece 1010.

Esto es útil para:
– Contadores simples de eventos con una interfaz de visualización decimal
– Etapas divisoras de reloj para experimentos de temporización
– Aprender cómo funciona el reset asíncrono en contadores ripple
– Probar la compatibilidad lógica TTL a CMOS/HCT en diseños lógicos mixtos

Resultado esperado:
– QA, QB, QC y QD muestran una secuencia de conteo binario de 0 a 9
– RESET_NODE pasa a HIGH solo cuando QB = 1 y QD = 1
– El contador se borra inmediatamente cuando se alcanza el estado 1010
– Los LED en las cuatro salidas repiten visiblemente el ciclo decimal
– La alimentación lógica se mantiene en +5 V, con niveles compatibles TTL entre el 74LS93 y el 74HCT08

Público objetivo y nivel: Estudiantes y técnicos con experiencia básica en electrónica digital.

Materiales

  • U1: contador ripple de 4 bits 74LS93, función: generación de conteo binario
  • U2: puerta AND cuádruple de 2 entradas 74HCT08, función: detección de reset compatible TTL
  • V1: fuente DC de 5 V, función: alimentación del circuito lógico
  • X1: fuente de reloj de onda cuadrada 0-5 V, función: señal CLK_IN
  • D1: LED rojo, función: indicador de QA
  • D2: LED rojo, función: indicador de QB
  • D3: LED rojo, función: indicador de QC
  • D4: LED rojo, función: indicador de QD
  • R1: resistencia de 330 Ω, función: limitación de corriente para D1
  • R2: resistencia de 330 Ω, función: limitación de corriente para D2
  • R3: resistencia de 330 Ω, función: limitación de corriente para D3
  • R4: resistencia de 330 Ω, función: limitación de corriente para D4
  • C1: condensador de 100 nF, función: desacoplo local para U1
  • C2: condensador de 100 nF, función: desacoplo local para U2

Pin-out del CI utilizado

74LS93

Pin Nombre Función lógica Conexión en este caso
5 VCC Alimentación de +5 V VCC
10 GND Tierra 0
14 CP0 Entrada de reloj A CLK_IN
1 CP1 Entrada de reloj B Conectada a QA para cascada
2 R0(1) Entrada de reset asíncrono RESET_NODE
3 R0(2) Entrada de reset asíncrono RESET_NODE
12 QA Salida LSB QA, LED D1 y realimentación a CP1
9 QB Salida del contador QB, LED D2 y entrada de detección de reset
8 QC Salida del contador QC, LED D3
11 QD Salida MSB QD, LED D4 y entrada de detección de reset

74HCT08

Pin Nombre Función lógica Conexión en este caso
14 VCC Alimentación de +5 V VCC
7 GND Tierra 0
1 1 A Entrada A de AND QB
2 1B Entrada B de AND QD
3 1Y Salida de AND RESET_NODE

Guía de conexionado

  • V1 se conecta entre VCC y 0.
  • C1 se conecta entre VCC y 0, colocado cerca de U1.

  • C2 se conecta entre VCC y 0, colocado cerca de U2.

  • U1 pin 5 se conecta a VCC.

  • U1 pin 10 se conecta a 0.
  • U1 pin 14 se conecta a CLK_IN.
  • U1 pin 1 se conecta al nodo QA.
  • U1 pin 2 se conecta a RESET_NODE.
  • U1 pin 3 se conecta a RESET_NODE.
  • U1 pin 12 se conecta al nodo QA.
  • U1 pin 9 se conecta al nodo QB.
  • U1 pin 8 se conecta al nodo QC.

  • U1 pin 11 se conecta al nodo QD.

  • U2 pin 14 se conecta a VCC.

  • U2 pin 7 se conecta a 0.
  • U2 pin 1 se conecta al nodo QB.
  • U2 pin 2 se conecta al nodo QD.

  • U2 pin 3 se conecta al nodo RESET_NODE.

  • R1 se conecta entre QA y el nodo LED1_A.

  • D1 se conecta entre LED1_A y 0.
  • R2 se conecta entre QB y el nodo LED2_A.
  • D2 se conecta entre LED2_A y 0.
  • R3 se conecta entre QC y el nodo LED3_A.
  • D3 se conecta entre LED3_A y 0.
  • R4 se conecta entre QD y el nodo LED4_A.
  • D4 se conecta entre LED4_A y 0.

Usa el 74HCT08, no el 74HC08, porque la puerta de reset está accionada por salidas TTL del 74LS93 y debe aceptar de forma fiable niveles HIGH compatibles TTL.

Diagrama de bloques conceptual

Conceptual block diagram — CONTADOR 0-9 counter with reset
Lectura rápida: entradas → bloque principal → salida (actuador o medida). Resume el esquemático ASCII de la siguiente sección.

Esquemático

Practical case: 0-9 counter with TTL-compatible reset (74LS93 + 74HCT08)

[ X1: CLK_IN 0-5 V square ] --> [ U1: 74LS93 4-bit Ripple Counter (CP0 pin14) ]
(Internal to U1: QA (pin12) --> CP1 (pin1) for divide-by-10 configuration)

U1 Q outputs to indicators (loads on the right):
[ U1: QA (pin12) ] --> [ R1: 330 Ω ] --> [ D1: Red LED ] --> GND
[ U1: QB (pin9)  ] --> [ R2: 330 Ω ] --> [ D2: Red LED ] --> GND
[ U1: QC (pin8)  ] --> [ R3: 330 Ω ] --> [ D3: Red LED ] --> GND
[ U1: QD (pin11) ] --> [ R4: 330 Ω ] --> [ D4: Red LED ] --> GND

Reset detection (separate branches; TTL-compatible gate):
[ Tap: U1.QB (pin9) ] -->
[ Tap: U1.QD (pin11) ] --> [ U2: 74HCT08 AND (pins 1,2→3) ] --(RESET_NODE)--> (to U1 Async Reset R0(1),R0(2) pins 2 & 3)

Power and decoupling (for completeness):
[ V1: +5 V ] --> [ U1: VCC pin5 ]          ; return GND --> (U1 GND pin10)
[ V1: +5 V ] --> [ U2: VCC pin14 ]         ; return GND --> (U2 GND pin7)
[ C1: 100 nF ] between U1 VCC and GND (place close to U1)
[ C2: 100 nF ] between U2 VCC and GND (place close to U2)
Esquema Eléctrico

Diagrama eléctrico

Diagrama electrico del caso: Caso práctico: contador 0-9 con reset compatible TTL
Generado desde la netlist SPICE validada del caso.

🔒 Este diagrama eléctrico es premium. Con la suscripción mensual (7 días gratis) podrás desbloquear el material didáctico completo y el pack PDF listo para imprimir.🔓 Ver planes de acceso premium

Tabla de verdad

Esta tabla corresponde a la puerta AND usada para la detección de reset.

QB QD RESET_NODE
0 0 0
0 1 0
1 0 0
1 1 1

Mediciones y pruebas

  1. Comprobación de continuidad con la alimentación apagada
  2. Verifica que VCC no esté en cortocircuito con 0.
  3. Confirma que los pines de reset 2 y 3 de U1 estén unidos en RESET_NODE.

  4. Confirma que el pin 1 de U1 esté conectado a QA.

  5. Comprobación estática con la alimentación encendida

  6. Aplica +5 V.
  7. Comprueba que tanto U1 como U2 reciben la tensión de alimentación correcta.

  8. Sin reloj aplicado, las salidas pueden arrancar en un estado desconocido; un breve reset manual a RESET_NODE = HIGH debería forzar QA QB QC QD = 0000.

  9. Verificación del reloj

  10. Mide CLK_IN con un osciloscopio.
  11. Usa una frecuencia lenta como 1 Hz a 10 Hz para la observación visual de los LED.

  12. Confirma que el reloj oscila aproximadamente de 0 V a 5 V.

  13. Comprobación de la secuencia del contador

  14. Mide QA, QB, QC y QD.
  15. Verifica la secuencia:
    • 0000
    • 0001
    • 0010
    • 0011
    • 0100
    • 0101
    • 0110
    • 0111
    • 1000
    • 1001

  16. El siguiente estado intentado es 1010, pero debe reiniciarse inmediatamente a 0000.

  17. Validación del nodo de reset

  18. Mide RESET_NODE.
  19. Debe permanecer en LOW para las cuentas 0000 hasta 1001.

  20. Debe generar un pulso HIGH cuando QB = 1 y QD = 1, lo que corresponde a la detección de 1010.

  21. Observación de los LED

  22. D1 debe conmutar a la mayor velocidad visible.
  23. D2 conmuta a la mitad de la velocidad de QA.
  24. D3 y D4 conmutan progresivamente más lento.
  25. El patrón visible debe repetirse cada 10 pulsos de reloj.

Netlist SPICE y simulación

Netlist SPICE de referencia (ngspice) — extractoNetlist SPICE completo (ngspice)

* Practical case: Decade counter 0-9 with reset (Corrected)
.width out=256
* Fixed Impedance and Timing issues for 74LS93 ripple counter
* Ngspice compliant netlist

* --- COMPONENT MODELS ---
* Generic Red LED Model
.model DLED D(IS=1e-14 N=1.7 RS=10 BV=5 IBV=10u CJO=10p)

* --- LOGIC GATE SUBCIRCUITS (Behavioral with Low Impedance Output) ---
* IMPORTANT: Output Impedance reduced to 50 ohms to drive LEDs and avoid loading effects.
* Delays (C1=10p) maintained for convergence and latch feedback.

* Inverter (Standard Delay ~500ps)
.subckt INV A Y VCC GND
B1 Y_int 0 V = V(VCC) * (1 / (1 + exp(20 * (V(A) - 2.5))))
R1 Y_int Y 50
C1 Y 0 10p
.ends

* ... (truncated in public view) ...

Copia este contenido en un archivo .cir y ejecútalo con ngspice.

🔒 Parte del contenido de esta sección es premium. Con la suscripción mensual (7 días gratis) tendrás acceso al contenido completo (materiales, conexionado, compilación detallada, validación paso a paso, troubleshooting, mejoras/variantes y checklist) y podrás descargar el pack PDF listo para imprimir.

🔓 Ver planes de acceso premium 

* Practical case: Decade counter 0-9 with reset (Corrected)
.width out=256
* Fixed Impedance and Timing issues for 74LS93 ripple counter
* Ngspice compliant netlist

* --- COMPONENT MODELS ---
* Generic Red LED Model
.model DLED D(IS=1e-14 N=1.7 RS=10 BV=5 IBV=10u CJO=10p)

* --- LOGIC GATE SUBCIRCUITS (Behavioral with Low Impedance Output) ---
* IMPORTANT: Output Impedance reduced to 50 ohms to drive LEDs and avoid loading effects.
* Delays (C1=10p) maintained for convergence and latch feedback.

* Inverter (Standard Delay ~500ps)
.subckt INV A Y VCC GND
B1 Y_int 0 V = V(VCC) * (1 / (1 + exp(20 * (V(A) - 2.5))))
R1 Y_int Y 50
C1 Y 0 10p
.ends

* Fast Inverter (Minimal Delay ~5ps) - Used for Clock Edge logic to prevent races
.subckt INV_FAST A Y VCC GND
B1 Y_int 0 V = V(VCC) * (1 / (1 + exp(20 * (V(A) - 2.5))))
R1 Y_int Y 50
C1 Y 0 0.1p
.ends

* 2-Input NAND
.subckt NAND2 A B Y VCC GND
B1 Y_int 0 V = V(VCC) * (1 - ( (1/(1+exp(-20*(V(A)-2.5)))) * (1/(1+exp(-20*(V(B)-2.5)))) ))
R1 Y_int Y 50
C1 Y 0 10p
.ends

* 3-Input NAND
.subckt NAND3 A B C Y VCC GND
B1 Y_int 0 V = V(VCC) * (1 - ( (1/(1+exp(-20*(V(A)-2.5)))) * (1/(1+exp(-20*(V(B)-2.5)))) * (1/(1+exp(-20*(V(C)-2.5)))) ))
R1 Y_int Y 50
C1 Y 0 10p
.ends

* 2-Input AND
.subckt AND2 A B Y VCC GND
B1 Y_int 0 V = V(VCC) * ( (1/(1+exp(-20*(V(A)-2.5)))) * (1/(1+exp(-20*(V(B)-2.5)))) )
R1 Y_int Y 50
C1 Y 0 10p
.ends

* --- FLIP-FLOP SUBCIRCUIT ---
* T-FlipFlop: Negative Edge Triggered with Active High Clear
* Uses INV_FAST for clock inversion to ensure Master-Slave non-overlap (Race Fix).
.subckt TFF_NEG_CLR CLK CLR Q QBAR VCC GND
* Invert Clear
XINV_CLR CLR CLR_BAR VCC GND INV

* Invert Clock FAST (Avoids race where both Master and Slave are transparent)
XINV_CLK CLK CLK_BAR VCC GND INV_FAST

* -- Master Latch (Tracks D=QBAR when CLK=1) --
XG1 QBAR CLK M_SET_BAR VCC GND NAND2
XG2 Q CLK CLR_BAR M_RST_BAR VCC GND NAND3
XL1 M_SET_BAR M_QBAR M_Q VCC GND NAND2
XL2 M_RST_BAR M_Q CLR_BAR M_QBAR VCC GND NAND3

* -- Slave Latch (Tracks Master when CLK=0 -> CLK_BAR=1) --
* Uses CLK_BAR which is delayed only slightly less than gates, ensuring clean handover.
XG3 M_Q CLK_BAR S_SET_BAR VCC GND NAND2
XG4 M_QBAR CLK_BAR S_RST_BAR VCC GND NAND2
XL3 S_SET_BAR QBAR Q VCC GND NAND2
XL4 S_RST_BAR Q CLR_BAR QBAR VCC GND NAND3
.ends

* --- IC SUBCIRCUITS ---

* U1: 74LS93 4-Bit Binary Counter
* Pinout mapping adjusted to match standard 14-pin DIP in netlist order:
* 1=IN_B, 2=R0(1), 3=R0(2), 5=VCC, 8=QC, 9=QB, 10=GND, 11=QD, 12=QA, 14=IN_A
.subckt 74LS93 IN_B R0_1 R0_2 VCC QC QB GND QD QA IN_A
* Internal Reset Logic: Reset if R0_1 AND R0_2 are High
XAND_RST R0_1 R0_2 RESET VCC GND AND2

* Section 1: 1-bit counter (Input A -> QA)
XFFA IN_A RESET QA QA_BAR VCC GND TFF_NEG_CLR

* Section 2: 3-bit ripple counter (Input B -> QB -> QC -> QD)
XFFB IN_B RESET QB QB_BAR VCC GND TFF_NEG_CLR
XFFC QB RESET QC QC_BAR VCC GND TFF_NEG_CLR
XFFD QC RESET QD QD_BAR VCC GND TFF_NEG_CLR
.ends

* U2: 74HCT08 Quad 2-Input AND Gate
* HCT input thresholds are TTL-compatible, so 74LS93 HIGH outputs
* reliably drive the reset-detect gate in a real classroom build.
* Pins: 1=1A, 2=1B, 3=1Y, 7=GND, 14=VCC
.subckt 74HCT08 1A 1B 1Y GND VCC
XG1 1A 1B 1Y VCC GND AND2
.ends

* --- MAIN CIRCUIT ---

* 1. Power Supply
V1 VCC 0 DC 5

* 2. Clock Signal (50kHz)
V2 CLK_IN 0 PULSE(0 5 1u 100n 100n 10u 20u)

* 3. U1: 74LS93 Counter
* Wiring Guide connections:
* Pin 1 (CKB) connects to QA_NODE (Cascade)
* Pin 12 (QA) connects to QA_NODE
* Pin 14 (CKA) connects to CLK_IN
* Pin 2, 3 connect to RESET_NODE
* Outputs to LEDs
XU1 QA_NODE RESET_NODE RESET_NODE VCC QC_NODE QB_NODE 0 QD_NODE QA_NODE CLK_IN 74LS93

* 4. U2: 74HCT08 Reset Logic
* Reset when Count=10 (Binary 1010 -> QD=1, QB=1)
* Inputs: QB_NODE, QD_NODE -> Output: RESET_NODE
XU2 QB_NODE QD_NODE RESET_NODE 0 VCC 74HCT08

* 5. LED Indicators (with Current Limiting Resistors)
* Bit 0 (QA)
R1 QA_NODE N_D1 330
D1 N_D1 0 DLED

* Bit 1 (QB)
R2 QB_NODE N_D2 330
D2 N_D2 0 DLED

* Bit 2 (QC)
R3 QC_NODE N_D3 330
D3 N_D3 0 DLED

* Bit 3 (QD)
R4 QD_NODE N_D4 330
D4 N_D4 0 DLED

* --- SIMULATION COMMANDS ---
.op
* Transient analysis: 500us to see counts 0-9 and reset
.tran 100n 500u

* Print essential nodes. CLK_IN first.
.print tran V(CLK_IN) V(QA_NODE) V(QB_NODE) V(QC_NODE) V(QD_NODE) V(RESET_NODE)

.end
* --- GPT review (BOM/Wiring/SPICE) ---
* circuit_ok=true
* simulation_summary: The simulation successfully demonstrates a 4-bit counting sequence. The counter increments on the falling edge of the clock. The reset logic triggers correctly when the count reaches 10 (Binary 1010: QD=High, QB=High), forcing the outputs back to 0 immediately, effectively creating a 0-9 decade counter.
* bom_vs_spice equivalences ignored:
*   - Clock source V2 modeled as a PULSE voltage source.
*   - LEDs (D1-D4) modeled as generic diodes with specific parameters (DLED).
*   - U1 (74LS93) modeled as a behavioral subcircuit using flip-flops and logic gates.
*   - U2 (74HCT08) modeled as a behavioral subcircuit using AND gates.
* overall_comment: The circuit is well-designed and the SPICE netlist accurately reflects the intended decade counter logic. The behavioral models for the 74LS93 and 74HCT08 are robust, including necessary delays to prevent race conditions. The simulation logs confirm the modulo-10 reset operation works as expected. This is a solid didactic example.
* --------------------------------------

Resultados de Simulación (Transitorio)

Resultados de Simulación (Transitorio)
Análisis: The simulation successfully demonstrates a 4-bit counting sequence. The counter increments on the falling edge of the clock. The reset logic triggers correctly when the count reaches 10 (Binary 1010: QD=High, QB=High), forcing the outputs back to 0 immediately, effectively creating a 0-9 decade counter.
Show raw data table (6785 rows) 
Index   time            v(clk_in)       v(qa_node)      v(qb_node)      v(qc_node)      v(qd_node)      v(reset_node)
0	0.000000e+00	0.000000e+00	-7.27413e-30	4.514570e+00	-7.27413e-30	-7.27411e-30	9.643749e-22
1	1.000000e-09	0.000000e+00	-6.24961e-30	4.514570e+00	-6.24960e-30	-6.24960e-30	9.643749e-22
2	2.000000e-09	0.000000e+00	-4.31599e-30	4.514570e+00	-4.31599e-30	-4.31599e-30	9.643749e-22
3	4.000000e-09	0.000000e+00	-8.63940e-32	4.514570e+00	-8.63867e-32	-8.63940e-32	9.643749e-22
4	8.000000e-09	0.000000e+00	6.051302e-30	4.514570e+00	6.051309e-30	6.051302e-30	9.643749e-22
5	1.600000e-08	0.000000e+00	8.619372e-30	4.514570e+00	8.619381e-30	8.619372e-30	9.643749e-22
6	3.200000e-08	0.000000e+00	4.420001e-30	4.514570e+00	4.420001e-30	4.419984e-30	9.643749e-22
7	6.400000e-08	0.000000e+00	-8.88725e-31	4.514570e+00	-8.88725e-31	-8.88708e-31	9.643749e-22
8	1.280000e-07	0.000000e+00	-1.16882e-30	4.514570e+00	-1.16881e-30	-1.16884e-30	9.643749e-22
9	2.280000e-07	0.000000e+00	-1.70113e-31	4.514570e+00	-1.70131e-31	-1.70113e-31	9.643749e-22
10	3.280000e-07	0.000000e+00	1.102262e-31	4.514570e+00	1.101893e-31	1.102078e-31	9.643749e-22
11	4.280000e-07	0.000000e+00	-2.09740e-32	4.514570e+00	-2.09440e-32	-2.09556e-32	9.643749e-22
12	5.280000e-07	0.000000e+00	3.730926e-32	4.514570e+00	3.729081e-32	3.729081e-32	9.643749e-22
13	6.280000e-07	0.000000e+00	-4.04764e-32	4.514570e+00	-4.04464e-32	-4.04395e-32	9.643749e-22
14	7.280000e-07	0.000000e+00	3.793658e-32	4.514570e+00	3.789968e-32	3.791813e-32	9.643749e-22
15	8.280000e-07	0.000000e+00	-3.71737e-32	4.514570e+00	-3.71437e-32	-3.71552e-32	9.643749e-22
16	9.280000e-07	0.000000e+00	3.658968e-32	4.514570e+00	3.657123e-32	3.658968e-32	9.643749e-22
17	1.000000e-06	0.000000e+00	-3.53679e-32	4.514570e+00	-3.53610e-32	-3.53496e-32	9.643749e-22
18	1.010000e-06	5.000000e-01	-2.79091e-33	4.514570e+00	-2.80820e-33	-2.79091e-33	9.643749e-22
19	1.030000e-06	1.500000e+00	1.602683e-33	4.514570e+00	1.585385e-33	1.602683e-33	9.643749e-22
20	1.048757e-06	2.437856e+00	4.312441e+00	4.514570e+00	-1.25584e-33	-1.27306e-33	9.643749e-22
21	1.062135e-06	3.106726e+00	4.691659e+00	4.514570e+00	1.096887e-33	1.103161e-33	9.643749e-22
22	1.071814e-06	3.590675e+00	4.366639e+00	4.514570e+00	-8.23695e-34	-8.33794e-34	9.643749e-22
23	1.080871e-06	4.043525e+00	4.636207e+00	4.514570e+00	6.872047e-34	7.032322e-34	9.643749e-22
... (6761 more rows) ...


Netlist SPICE de referencia (ngspice)

* Practical case: Decade counter 0-9 with reset (Corrected)
.width out=256
* Fixed Impedance and Timing issues for 74LS93 ripple counter
* Ngspice compliant netlist

* --- COMPONENT MODELS ---
* Generic Red LED Model
.model DLED D(IS=1e-14 N=1.7 RS=10 BV=5 IBV=10u CJO=10p)

* --- LOGIC GATE SUBCIRCUITS (Behavioral with Low Impedance Output) ---
* IMPORTANT: Output Impedance reduced to 50 ohms to drive LEDs and avoid loading effects.
* Delays (C1=10p) maintained for convergence and latch feedback.

* Inverter (Standard Delay ~500ps)
.subckt INV A Y VCC GND
B1 Y_int 0 V = V(VCC) * (1 / (1 + exp(20 * (V(A) - 2.5))))
R1 Y_int Y 50
C1 Y 0 10p
.ends

* Fast Inverter (Minimal Delay ~5ps) - Used for Clock Edge logic to prevent races
.subckt INV_FAST A Y VCC GND
B1 Y_int 0 V = V(VCC) * (1 / (1 + exp(20 * (V(A) - 2.5))))
R1 Y_int Y 50
C1 Y 0 0.1p
.ends

* 2-Input NAND
.subckt NAND2 A B Y VCC GND
B1 Y_int 0 V = V(VCC) * (1 - ( (1/(1+exp(-20*(V(A)-2.5)))) * (1/(1+exp(-20*(V(B)-2.5)))) ))
R1 Y_int Y 50
C1 Y 0 10p
.ends

* 3-Input NAND
.subckt NAND3 A B C Y VCC GND
B1 Y_int 0 V = V(VCC) * (1 - ( (1/(1+exp(-20*(V(A)-2.5)))) * (1/(1+exp(-20*(V(B)-2.5)))) * (1/(1+exp(-20*(V(C)-2.5)))) ))
R1 Y_int Y 50
C1 Y 0 10p
.ends

* 2-Input AND
.subckt AND2 A B Y VCC GND
B1 Y_int 0 V = V(VCC) * ( (1/(1+exp(-20*(V(A)-2.5)))) * (1/(1+exp(-20*(V(B)-2.5)))) )
R1 Y_int Y 50
C1 Y 0 10p
.ends

* --- FLIP-FLOP SUBCIRCUIT ---
* T-FlipFlop: Negative Edge Triggered with Active High Clear
* Uses INV_FAST for clock inversion to ensure Master-Slave non-overlap (Race Fix).
.subckt TFF_NEG_CLR CLK CLR Q QBAR VCC GND
* Invert Clear
XINV_CLR CLR CLR_BAR VCC GND INV

* Invert Clock FAST (Avoids race where both Master and Slave are transparent)
XINV_CLK CLK CLK_BAR VCC GND INV_FAST

* -- Master Latch (Tracks D=QBAR when CLK=1) --
XG1 QBAR CLK M_SET_BAR VCC GND NAND2
XG2 Q CLK CLR_BAR M_RST_BAR VCC GND NAND3
XL1 M_SET_BAR M_QBAR M_Q VCC GND NAND2
XL2 M_RST_BAR M_Q CLR_BAR M_QBAR VCC GND NAND3

* -- Slave Latch (Tracks Master when CLK=0 -> CLK_BAR=1) --
* Uses CLK_BAR which is delayed only slightly less than gates, ensuring clean handover.
XG3 M_Q CLK_BAR S_SET_BAR VCC GND NAND2
XG4 M_QBAR CLK_BAR S_RST_BAR VCC GND NAND2
XL3 S_SET_BAR QBAR Q VCC GND NAND2
XL4 S_RST_BAR Q CLR_BAR QBAR VCC GND NAND3
.ends

* --- IC SUBCIRCUITS ---

* U1: 74LS93 4-Bit Binary Counter
* Pinout mapping adjusted to match standard 14-pin DIP in netlist order:
* 1=IN_B, 2=R0(1), 3=R0(2), 5=VCC, 8=QC, 9=QB, 10=GND, 11=QD, 12=QA, 14=IN_A
.subckt 74LS93 IN_B R0_1 R0_2 VCC QC QB GND QD QA IN_A
* Internal Reset Logic: Reset if R0_1 AND R0_2 are High
XAND_RST R0_1 R0_2 RESET VCC GND AND2

* Section 1: 1-bit counter (Input A -> QA)
XFFA IN_A RESET QA QA_BAR VCC GND TFF_NEG_CLR

* Section 2: 3-bit ripple counter (Input B -> QB -> QC -> QD)
XFFB IN_B RESET QB QB_BAR VCC GND TFF_NEG_CLR
XFFC QB RESET QC QC_BAR VCC GND TFF_NEG_CLR
XFFD QC RESET QD QD_BAR VCC GND TFF_NEG_CLR
.ends

* U2: 74HCT08 Quad 2-Input AND Gate
* HCT input thresholds are TTL-compatible, so 74LS93 HIGH outputs
* reliably drive the reset-detect gate in a real classroom build.
* Pins: 1=1A, 2=1B, 3=1Y, 7=GND, 14=VCC
.subckt 74HCT08 1A 1B 1Y GND VCC
XG1 1A 1B 1Y VCC GND AND2
.ends

* --- MAIN CIRCUIT ---

* 1. Power Supply
V1 VCC 0 DC 5

* 2. Clock Signal (50kHz)
V2 CLK_IN 0 PULSE(0 5 1u 100n 100n 10u 20u)

* 3. U1: 74LS93 Counter
* Wiring Guide connections:
* Pin 1 (CKB) connects to QA_NODE (Cascade)
* Pin 12 (QA) connects to QA_NODE
* Pin 14 (CKA) connects to CLK_IN
* Pin 2, 3 connect to RESET_NODE
* Outputs to LEDs
XU1 QA_NODE RESET_NODE RESET_NODE VCC QC_NODE QB_NODE 0 QD_NODE QA_NODE CLK_IN 74LS93

* 4. U2: 74HCT08 Reset Logic
* Reset when Count=10 (Binary 1010 -> QD=1, QB=1)
* Inputs: QB_NODE, QD_NODE -> Output: RESET_NODE
XU2 QB_NODE QD_NODE RESET_NODE 0 VCC 74HCT08

* 5. LED Indicators (with Current Limiting Resistors)
* Bit 0 (QA)
R1 QA_NODE N_D1 330
D1 N_D1 0 DLED

* Bit 1 (QB)
R2 QB_NODE N_D2 330
D2 N_D2 0 DLED

* Bit 2 (QC)
R3 QC_NODE N_D3 330
D3 N_D3 0 DLED

* Bit 3 (QD)
R4 QD_NODE N_D4 330
D4 N_D4 0 DLED

* --- SIMULATION COMMANDS ---
.op
* Transient analysis: 500us to see counts 0-9 and reset
.tran 100n 500u

* Print essential nodes. CLK_IN first.
.print tran V(CLK_IN) V(QA_NODE) V(QB_NODE) V(QC_NODE) V(QD_NODE) V(RESET_NODE)

.end
* --- GPT review (BOM/Wiring/SPICE) ---
* circuit_ok=true
* simulation_summary: The simulation successfully demonstrates a 4-bit counting sequence. The counter increments on the falling edge of the clock. The reset logic triggers correctly when the count reaches 10 (Binary 1010: QD=High, QB=High), forcing the outputs back to 0 immediately, effectively creating a 0-9 decade counter.
* bom_vs_spice equivalences ignored:
*   - Clock source V2 modeled as a PULSE voltage source.
*   - LEDs (D1-D4) modeled as generic diodes with specific parameters (DLED).
*   - U1 (74LS93) modeled as a behavioral subcircuit using flip-flops and logic gates.
*   - U2 (74HCT08) modeled as a behavioral subcircuit using AND gates.
* overall_comment: The circuit is well-designed and the SPICE netlist accurately reflects the intended decade counter logic. The behavioral models for the 74LS93 and 74HCT08 are robust, including necessary delays to prevent race conditions. The simulation logs confirm the modulo-10 reset operation works as expected. This is a solid didactic example.
* --------------------------------------

Resultados de Simulación (Transitorio)

Resultados de Simulación (Transitorio)
Análisis: The simulation successfully demonstrates a 4-bit counting sequence. The counter increments on the falling edge of the clock. The reset logic triggers correctly when the count reaches 10 (Binary 1010: QD=High, QB=High), forcing the outputs back to 0 immediately, effectively creating a 0-9 decade counter.

Errores comunes y cómo evitarlos

  1. Usar 74HC08 en lugar de 74HCT08
  2. Problema: el nivel HIGH del 74LS93 puede no cumplir de forma fiable los umbrales de entrada estándar de HC.

  3. Solución: usa 74HCT08 para niveles de entrada compatibles TTL.

  4. Olvidar la conexión de QA a CP1

  5. Problema: el 74LS93 no contará correctamente a través de la secuencia prevista de 4 bits.

  6. Solución: conecta directamente el pin 12 (QA) de U1 al pin 1 (CP1) de U1.

  7. Entradas de reset no unidas entre sí

  8. Problema: el contador puede no borrarse cuando ocurra 1010.
  9. Solución: conecta tanto R0(1) como R0(2) al mismo RESET_NODE.

Solución de problemas

  • Síntoma: La cuenta supera 9.
  • Causa: QB o QD no está correctamente conectado a la puerta AND.

  • Solución: verifica U2 pin 1 = QB, U2 pin 2 = QD y U2 pin 3 = RESET_NODE.

  • Síntoma: El circuito nunca cuenta.

  • Causa: RESET_NODE está atascado en HIGH.

  • Solución: revisa si hay cableado incorrecto, cortocircuitos o pines intercambiados en la puerta AND.

  • Síntoma: Los LED se comportan aleatoriamente al encender.

  • Causa: los contadores ripple pueden arrancar en un estado indefinido.

  • Solución: aplica un pulso corto de reset al inicio.

  • Síntoma: El reset no es fiable.

  • Causa: se usó una familia lógica incorrecta para la puerta de reset.

  • Solución: reemplaza cualquier 74HC08 por 74HCT08.

  • Síntoma: Solo conmuta la primera etapa.

  • Causa: falta la conexión en cascada de QA a CP1.
  • Solución: vuelve a conectar el pin 12 de U1 al pin 1 de U1.

Posibles mejoras y extensiones

  • Añade un decodificador BCD a 7 segmentos y una pantalla para que la cuenta se muestre directamente como dígitos de 0 a 9.
  • Sustituye la fuente de reloj por un pulsador con anti-rebote para avance manual y observación de cada estado.

Más Casos Prácticos en Prometeo.blog

Encuentra este producto y/o libros sobre este tema en Amazon

Ir a Amazon

Como afiliado de Amazon, gano con las compras que cumplan los requisitos. Si compras a través de este enlace, ayudas a mantener este proyecto.

Quiz rápido

Pregunta 1: ¿Qué circuito integrado se utiliza como contador ripple de 4 bits en el montaje descrito?




Pregunta 2: ¿Qué función cumple el 74HCT08 en este contador decimal?




Pregunta 3: ¿Entre qué valores cuenta el circuito antes de reiniciarse?




Pregunta 4: ¿En qué estado binario se activa el borrado automático del contador?




Pregunta 5: ¿Cuándo pasa RESET_NODE a nivel HIGH según el artículo?




Pregunta 6: ¿Qué tensión de alimentación lógica se indica para mantener compatibilidad TTL?




Pregunta 7: ¿Cuál es una aplicación mencionada para este contador decimal?




Pregunta 8: ¿Qué muestran QA, QB, QC y QD durante el funcionamiento esperado?




Pregunta 9: ¿Qué tipo de reset se busca aprender con este montaje?




Pregunta 10: ¿Qué compatibilidad lógica se destaca entre los circuitos usados?




Carlos Núñez Zorrilla
Carlos Núñez Zorrilla
Electronics & Computer Engineer

Ingeniero Superior en Electrónica de Telecomunicaciones e Ingeniero en Informática (titulaciones oficiales en España).

Sígueme:

Caso práctico: oscilador astable con NE555

Esquemático — Caso práctico: oscilador astable con NE555

Nivel: Básico — Construye un temporizador astable con NE555 que hace parpadear un LED a una frecuencia visible.

Objetivo y caso de uso

Vas a construir un temporizador astable simple con un NE555 alimentado con 5 V. El circuito generará una onda cuadrada repetitiva que enciende y apaga un LED continuamente.

Por qué es útil:
– Demuestra cómo un temporizador básico genera una señal de reloj sin microcontrolador.
– Es útil como indicador visual de parpadeo para alimentación o estado del sistema.
– Puede usarse como una fuente de prueba simple para comprobar herramientas de medición de frecuencia.
– Ayuda a los estudiantes a observar el comportamiento de carga y descarga del condensador en un circuito real.

Resultado esperado:
– VOUT conmuta entre aproximadamente 0 V y 5 V.
– El LED parpadea a una velocidad claramente visible, alrededor de 1 Hz a 3 Hz.
– El nodo de temporización TH_TR muestra una forma de onda repetitiva de carga/descarga entre aproximadamente 1/3 VCC y 2/3 VCC.
– El período medido es cercano al valor predicho por las ecuaciones del NE555 en modo astable.
– El ciclo de trabajo es mayor que 50% para la conexión astable estándar RA/RB.

Público objetivo y nivel: Principiantes en prácticas básicas de laboratorio de electrónica.

Materiales

  • U1: CI temporizador NE555, función: núcleo de oscilador astable
  • R1: resistencia de 10 kΩ, función: resistencia de temporización RA desde VCC hasta DIS
  • R2: resistencia de 68 kΩ, función: resistencia de temporización RB desde DIS hasta TH_TR
  • C1: condensador electrolítico de 10 µF, función: condensador de temporización
  • C2: condensador de 10 nF, función: filtro de ruido de tensión de control en CV
  • C3: condensador de 100 nF, función: desacoplo de alimentación entre VCC y GND
  • R3: resistencia de 330 Ω, función: limitación de corriente del LED
  • D1: LED rojo, función: indicador visual de salida
  • V1: fuente DC de 5 V
  • B1: protoboard, función: plataforma de montaje del circuito
  • J1: cables puente, función: interconexiones

Guía de conexionado

Usa los nombres de nodo VCC, 0, DIS, TH_TR, CV, RESET y VOUT.

  • V1 se conecta entre los nodos VCC y 0.
  • U1 pin 8 (VCC) se conecta al nodo VCC.
  • U1 pin 1 (GND) se conecta al nodo 0.
  • U1 pin 4 (RESET) se conecta al nodo VCC.
  • U1 pin 3 (OUT) se conecta al nodo VOUT.
  • U1 pin 7 (DISCH) se conecta al nodo DIS.
  • U1 pin 2 (TRIG) se conecta al nodo TH_TR.
  • U1 pin 6 (THRESH) se conecta al nodo TH_TR.
  • U1 pin 5 (CTRL) se conecta al nodo CV.
  • R1 se conecta entre los nodos VCC y DIS.
  • R2 se conecta entre los nodos DIS y TH_TR.
  • C1 se conecta entre los nodos TH_TR y 0; si es electrolítico, conecta el terminal positivo a TH_TR y el negativo a 0.
  • C2 se conecta entre los nodos CV y 0.
  • C3 se conecta entre los nodos VCC y 0, colocado físicamente cerca de U1.
  • R3 se conecta entre los nodos VOUT y LED_A.
  • D1 se conecta entre los nodos LED_A y 0; conecta el ánodo a LED_A y el cátodo a 0.

Diagrama de bloques conceptual

Conceptual block diagram — NE555 NE555 astable oscillator
Lectura rápida: entradas → bloque principal → salida (actuador o medida). Resume el esquemático ASCII de la siguiente sección.

Esquemático

Practical case: astable oscillator with NE555

[ V1: 5 V DC ] --(+)--> [ VCC ]
[ V1: 5 V DC ] --(-)--> [ 0 ]

[ VCC ] --(pin8 supply)--> [ U1: NE555 astable core ] --(pin3 = VOUT)--> [ R3: 330 ohm ] --(LED_A)--> [ D1: Red LED ] --> [ 0 ]
[ VCC ] --(RESET to pin4)--> [ U1: NE555 astable core ]
[ VCC ] --(R1: 10 k ohm, RA)--> [ DIS / U1 pin7 ] --(R2: 68 k ohm, RB)--> [ TH_TR / U1 pins2+6 ] --(timing sense)--> [ U1: NE555 astable core ]
[ TH_TR / U1 pins2+6 ] --(C1: 10 uF, + to TH_TR, - to 0)--> [ 0 ]
[ U1 pin5 = CV ] --(C2: 10 nF noise filter to 0)--> [ 0 ]
[ VCC ] --(C3: 100 nF decoupling to 0, close to U1)--> [ 0 ]
[ U1 pin1 = GND ] --> [ 0 ]
Esquema Eléctrico

Diagrama eléctrico

Diagrama electrico del caso: Caso práctico: oscilador astable con NE555
Generado desde la netlist SPICE validada del caso.

🔒 Este diagrama eléctrico es premium. Con la suscripción mensual (7 días gratis) podrás desbloquear el material didáctico completo y el pack PDF listo para imprimir.🔓 Ver planes de acceso premium

Mediciones y pruebas

  1. Inspección con la alimentación desconectada
  2. Comprueba que U1 pin 1 va a 0 y U1 pin 8 va a VCC.
  3. Verifica que U1 pin 2 y U1 pin 6 estén unidos en TH_TR.

  4. Confirma la polaridad del LED: ánodo hacia R3, cátodo hacia 0.

  5. Prueba inicial de alimentación

  6. Aplica 5 V desde V1.
  7. El LED debería empezar a parpadear inmediatamente.

  8. Si el LED permanece siempre encendido o siempre apagado, corta la alimentación y vuelve a revisar el conexionado.

  9. Medir la tensión de salida

  10. Mide VOUT con un multímetro u osciloscopio.
  11. Con un osciloscopio, espera una forma de onda similar a una cuadrada desde cerca de 0 V hasta cerca de 5 V.

  12. Con un multímetro, la lectura puede mostrar una tensión media entre esos límites, según la velocidad de parpadeo.

  13. Medir el nodo de temporización

  14. Mide TH_TR.
  15. Espera una forma de onda repetitiva del condensador que sube desde aproximadamente 1.67 V hasta 3.33 V cuando VCC = 5 V.

  16. Esto confirma los umbrales internos de 1/3 VCC y 2/3 VCC del NE555.

  17. Comprobar el nodo de tensión de control

  18. Mide CV.

  19. Espera una tensión casi estable cercana a 2/3 VCC, alrededor de 3.3 V, con un pequeño rizado.

  20. Estimar período y frecuencia

  21. Usa las ecuaciones estándar del astable:
  22. T = 0.693 x (R1 + 2R2) x C1
  23. f = 1 / T
  24. Con R1 = 10 kΩ, R2 = 68 kΩ, C1 = 10 µF:
  25. T ≈ 0.693 x (10k + 136k) x 10 µF ≈ 1.01 s
  26. f ≈ 0.99 Hz

  27. El parpadeo medido debería estar cerca de 1 parpadeo por segundo.

  28. Estimar el ciclo de trabajo

  29. Usa:
  30. tHIGH = 0.693 x (R1 + R2) x C1
  31. tLOW = 0.693 x R2 x C1
  32. Duty cycle ≈ tHIGH / T
  33. Para estos valores, el ciclo de trabajo es de aproximadamente 53%.
  34. En el osciloscopio, el tiempo en alto debería ser ligeramente mayor que el tiempo en bajo.

Netlist SPICE y simulación

Netlist SPICE de referencia (ngspice) — extractoNetlist SPICE completo (ngspice)

* Practical case: Astable oscillator with NE555
.width out=256

* Power Supply
V1 VCC 0 DC 5

* NE555 Timer IC Subcircuit Instance
* Pins: GND TRIG OUT RESET CTRL THRES DISCH VCC_PIN
XU1 0 TH_TR VOUT VCC CV TH_TR DISCH VCC NE555

* Timing Components
R1 VCC DISCH 10k
R2 DISCH TH_TR 47k
C1 TH_TR 0 10u
C2 CV 0 10n

* Output Load (LED)
R3 VOUT LED_A 330
D1 LED_A 0 DLED

* ... (truncated in public view) ...

Copia este contenido en un archivo .cir y ejecútalo con ngspice.

🔒 Parte del contenido de esta sección es premium. Con la suscripción mensual (7 días gratis) tendrás acceso al contenido completo (materiales, conexionado, compilación detallada, validación paso a paso, troubleshooting, mejoras/variantes y checklist) y podrás descargar el pack PDF listo para imprimir.

🔓 Ver planes de acceso premium 

* Practical case: Astable oscillator with NE555
.width out=256

* Power Supply
V1 VCC 0 DC 5

* NE555 Timer IC Subcircuit Instance
* Pins: GND TRIG OUT RESET CTRL THRES DISCH VCC_PIN
XU1 0 TH_TR VOUT VCC CV TH_TR DISCH VCC NE555

* Timing Components
R1 VCC DISCH 10k
R2 DISCH TH_TR 47k
C1 TH_TR 0 10u
C2 CV 0 10n

* Output Load (LED)
R3 VOUT LED_A 330
D1 LED_A 0 DLED

* Models
.MODEL DLED D(IS=1e-19 N=1.6 RS=10 BV=5 IBV=10u)

* Behavioral NE555 Subcircuit
.SUBCKT NE555 GND TRIG OUT RESET CTRL THRES DISCH VCC_PIN
* Internal voltage divider (3 x 5k resistors)
R1 VCC_PIN CTRL 5k
R2 CTRL N1 5k
R3 N1 GND 5k

* Smooth comparators for threshold, trigger, and reset
B_COMP_TH COMP_TH GND V=0.5*(1+tanh(100*(V(THRES,GND)-V(CTRL,GND))))
B_COMP_TR COMP_TR GND V=0.5*(1+tanh(100*(V(N1,GND)-V(TRIG,GND))))
B_COMP_RST COMP_RST GND V=0.5*(1+tanh(100*(0.7-V(RESET,GND))))

* SR Latch (Integrator with positive feedback for infinite hold time)
B_LATCH GND LATCH I=V(COMP_TR,GND) - V(COMP_TH,GND) - 5*V(COMP_RST,GND) + (V(LATCH,GND)>0.5 ? 0.1 : -0.1)
C_LATCH LATCH GND 1n
R_LATCH LATCH GND 100Meg

* Latch Voltage Clamps (Clamps V(LATCH) between ~0V and ~1V)
D1 GND LATCH D_CLAMP
V_CLAMP V_CLAMP_NODE GND 1
D2 LATCH V_CLAMP_NODE D_CLAMP
.model D_CLAMP D(N=0.01 RS=1)

* Output Driver Stage
B_OUT OUT_INT GND V=V(LATCH,GND)>0.5 ? V(VCC_PIN,GND) : 0.1
R_OUT OUT_INT OUT 10

* Open-Collector Discharge Transistor (Modeled as a Switch)
B_DISCH_CTRL DISCH_CTRL GND V=V(LATCH,GND)<0.5 ? 1 : 0
S_DISCH DISCH GND DISCH_CTRL GND SW_DISCH
.model SW_DISCH SW(VT=0.5 RON=15 ROFF=100Meg)
.ENDS

* Force initial condition on timing capacitor to ensure guaranteed oscillator startup
.ic V(TH_TR)=0

* Simulation Commands
.op
.tran 1m 3
.print tran V(VOUT) V(TH_TR) V(DISCH) V(LED_A) V(CV)

Resultados de Simulación (Transitorio)

Resultados de Simulación (Transitorio)
Análisis: El análisis transitorio cubre de 0 s a 3 s. Rangos principales: v(vout) 100 mV -> 4.9 V; v(disch) 8.02 mV -> 4.71 V; v(th_tr) 0 uV -> 3.32 V.
Show raw data table (3013 rows) 
Index   time            v(vout)         v(th_tr)        v(disch)        v(led_a)        v(cv)
0	0.000000e+00	4.903386e+00	0.000000e+00	4.122467e+00	1.715117e+00	3.333333e+00
1	1.000000e-05	4.903386e+00	8.771053e-05	4.122482e+00	1.715117e+00	3.333333e+00
2	2.000000e-05	4.903386e+00	1.754195e-04	4.122498e+00	1.715117e+00	3.333333e+00
3	4.000000e-05	4.903386e+00	3.508344e-04	4.122529e+00	1.715117e+00	3.333333e+00
4	8.000000e-05	4.903386e+00	7.016457e-04	4.122590e+00	1.715117e+00	3.333333e+00
5	1.600000e-04	4.903386e+00	1.403195e-03	4.122713e+00	1.715117e+00	3.333333e+00
6	3.200000e-04	4.903386e+00	2.805997e-03	4.122959e+00	1.715117e+00	3.333333e+00
7	6.400000e-04	4.903386e+00	5.610420e-03	4.123451e+00	1.715117e+00	3.333333e+00
8	1.280000e-03	4.903386e+00	1.121455e-02	4.124434e+00	1.715117e+00	3.333333e+00
9	2.280000e-03	4.903386e+00	1.995841e-02	4.125968e+00	1.715117e+00	3.333333e+00
10	3.280000e-03	4.903386e+00	2.868694e-02	4.127499e+00	1.715117e+00	3.333333e+00
11	4.280000e-03	4.903386e+00	3.740018e-02	4.129028e+00	1.715117e+00	3.333333e+00
12	5.280000e-03	4.903386e+00	4.609814e-02	4.130554e+00	1.715117e+00	3.333333e+00
13	6.280000e-03	4.903386e+00	5.478085e-02	4.132077e+00	1.715117e+00	3.333333e+00
14	7.280000e-03	4.903386e+00	6.344835e-02	4.133597e+00	1.715117e+00	3.333333e+00
15	8.280000e-03	4.903386e+00	7.210065e-02	4.135115e+00	1.715117e+00	3.333333e+00
16	9.280000e-03	4.903386e+00	8.073778e-02	4.136630e+00	1.715117e+00	3.333333e+00
17	1.028000e-02	4.903386e+00	8.935978e-02	4.138143e+00	1.715117e+00	3.333333e+00
18	1.128000e-02	4.903386e+00	9.796666e-02	4.139653e+00	1.715117e+00	3.333333e+00
19	1.228000e-02	4.903386e+00	1.065585e-01	4.141160e+00	1.715117e+00	3.333333e+00
20	1.328000e-02	4.903386e+00	1.151352e-01	4.142665e+00	1.715117e+00	3.333333e+00
21	1.428000e-02	4.903386e+00	1.236969e-01	4.144166e+00	1.715117e+00	3.333333e+00
22	1.528000e-02	4.903386e+00	1.322436e-01	4.145666e+00	1.715117e+00	3.333333e+00
23	1.628000e-02	4.903386e+00	1.407753e-01	4.147162e+00	1.715117e+00	3.333333e+00
... (2989 more rows) ...


Netlist SPICE de referencia (ngspice)

* Practical case: Astable oscillator with NE555
.width out=256

* Power Supply
V1 VCC 0 DC 5

* NE555 Timer IC Subcircuit Instance
* Pins: GND TRIG OUT RESET CTRL THRES DISCH VCC_PIN
XU1 0 TH_TR VOUT VCC CV TH_TR DISCH VCC NE555

* Timing Components
R1 VCC DISCH 10k
R2 DISCH TH_TR 47k
C1 TH_TR 0 10u
C2 CV 0 10n

* Output Load (LED)
R3 VOUT LED_A 330
D1 LED_A 0 DLED

* Models
.MODEL DLED D(IS=1e-19 N=1.6 RS=10 BV=5 IBV=10u)

* Behavioral NE555 Subcircuit
.SUBCKT NE555 GND TRIG OUT RESET CTRL THRES DISCH VCC_PIN
* Internal voltage divider (3 x 5k resistors)
R1 VCC_PIN CTRL 5k
R2 CTRL N1 5k
R3 N1 GND 5k

* Smooth comparators for threshold, trigger, and reset
B_COMP_TH COMP_TH GND V=0.5*(1+tanh(100*(V(THRES,GND)-V(CTRL,GND))))
B_COMP_TR COMP_TR GND V=0.5*(1+tanh(100*(V(N1,GND)-V(TRIG,GND))))
B_COMP_RST COMP_RST GND V=0.5*(1+tanh(100*(0.7-V(RESET,GND))))

* SR Latch (Integrator with positive feedback for infinite hold time)
B_LATCH GND LATCH I=V(COMP_TR,GND) - V(COMP_TH,GND) - 5*V(COMP_RST,GND) + (V(LATCH,GND)>0.5 ? 0.1 : -0.1)
C_LATCH LATCH GND 1n
R_LATCH LATCH GND 100Meg

* Latch Voltage Clamps (Clamps V(LATCH) between ~0V and ~1V)
D1 GND LATCH D_CLAMP
V_CLAMP V_CLAMP_NODE GND 1
D2 LATCH V_CLAMP_NODE D_CLAMP
.model D_CLAMP D(N=0.01 RS=1)

* Output Driver Stage
B_OUT OUT_INT GND V=V(LATCH,GND)>0.5 ? V(VCC_PIN,GND) : 0.1
R_OUT OUT_INT OUT 10

* Open-Collector Discharge Transistor (Modeled as a Switch)
B_DISCH_CTRL DISCH_CTRL GND V=V(LATCH,GND)<0.5 ? 1 : 0
S_DISCH DISCH GND DISCH_CTRL GND SW_DISCH
.model SW_DISCH SW(VT=0.5 RON=15 ROFF=100Meg)
.ENDS

* Force initial condition on timing capacitor to ensure guaranteed oscillator startup
.ic V(TH_TR)=0

* Simulation Commands
.op
.tran 1m 3
.print tran V(VOUT) V(TH_TR) V(DISCH) V(LED_A) V(CV)

Resultados de Simulación (Transitorio)

Resultados de Simulación (Transitorio)
Análisis: El análisis transitorio cubre de 0 s a 3 s. Rangos principales: v(vout) 100 mV -> 4.9 V; v(disch) 8.02 mV -> 4.71 V; v(th_tr) 0 uV -> 3.32 V.

Errores comunes y cómo evitarlos

  1. Invertir el condensador electrolítico
  2. Error: C1 instalado con polaridad incorrecta.

  3. Solución: conecta el terminal positivo de C1 a TH_TR y el terminal negativo a 0.

  4. Colocación incorrecta de pines del NE555 en la protoboard

  5. Error: numeración de pines invertida o desplazada.

  6. Solución: identifica la muesca o el punto en el CI y cuenta los pines correctamente antes de cablear.

  7. Olvidar el desacoplo de alimentación

  8. Error: omitir C3 provoca comportamiento inestable o parpadeo irregular.
  9. Solución: coloca C3 = 100 nF directamente entre U1 pin 8 y U1 pin 1.

Solución de problemas

  • Síntoma: el LED no enciende en absoluto
  • Causa: no hay alimentación de 5 V, polaridad incorrecta del LED o camino de resistencia abierto.

  • Solución: verifica VCC, comprueba la orientación de D1 y confirma continuidad desde VOUT a través de R3 hasta D1.

  • Síntoma: el LED permanece encendido permanentemente

  • Causa: TH_TR no está conectado correctamente, error de cableado en DIS o R2 mal colocada.

  • Solución: comprueba que R2 esté entre DIS y TH_TR, y que los pines 2 y 6 estén unidos.

  • Síntoma: el LED permanece apagado permanentemente

  • Causa: RESET no está fijado a nivel alto o la salida está en cortocircuito.

  • Solución: conecta U1 pin 4 directamente a VCC e inspecciona VOUT por si hubiera una conexión accidental a masa.

  • Síntoma: la velocidad de parpadeo es demasiado rápida o demasiado lenta

  • Causa: valor incorrecto de resistencia o valor incorrecto de condensador.

  • Solución: mide R1, R2 y C1; sustituye los componentes por los valores previstos.

  • Síntoma: forma de onda irregular o ruidosa

  • Causa: malos contactos en la protoboard o ausencia de C2/C3.
  • Solución: vuelve a asentar el CI, acorta el cableado e instala los condensadores de bypass.

Posibles mejoras y extensiones

  • Añadir un control de frecuencia

  • Sustituye R2 por una combinación en serie de una resistencia fija y un potenciómetro para ajustar la velocidad de parpadeo.

  • Controlar un zumbador o un segundo indicador

  • Usa VOUT para controlar una etapa con transistor, de modo que el temporizador pueda hacer parpadear un LED más brillante o generar pulsos en un pequeño zumbador.

Más Casos Prácticos en Prometeo.blog

Encuentra este producto y/o libros sobre este tema en Amazon

Ir a Amazon

Como afiliado de Amazon, gano con las compras que cumplan los requisitos. Si compras a través de este enlace, ayudas a mantener este proyecto.

Quiz rápido

Pregunta 1: ¿Cuál es la alimentación indicada para el NE555 en este montaje astable?




Pregunta 2: ¿Qué efecto principal produce el circuito descrito?




Pregunta 3: ¿En qué rango visible de frecuencia se espera que parpadee el LED?




Pregunta 4: ¿Entre qué valores aproximados conmuta VOUT?




Pregunta 5: ¿Qué tipo de señal genera el NE555 en modo astable en este montaje?




Pregunta 6: ¿Qué se observa en el nodo TH_TR durante el funcionamiento?




Pregunta 7: ¿Entre qué niveles aproximados varía el nodo TH_TR?




Pregunta 8: Según el texto, el período medido debe ser cercano a:




Pregunta 9: En la conexión astable estándar RA/RB del NE555, el ciclo de trabajo esperado es:




Pregunta 10: ¿Para qué puede usarse este circuito además de hacer parpadear un LED?




Carlos Núñez Zorrilla
Carlos Núñez Zorrilla
Electronics & Computer Engineer

Ingeniero Superior en Electrónica de Telecomunicaciones e Ingeniero en Informática (titulaciones oficiales en España).

Sígueme:

Caso práctico: Contador de objetos en cinta transportadora

Esquemático — Caso práctico: Contador de objetos en cinta transportadora

Nivel: Medio – Construye un contador óptico de objetos con salidas decimales y un reinicio automático de lote.

Objetivo y caso de uso

En este caso práctico, construirás un circuito contador óptico secuencial utilizando una resistencia dependiente de la luz (LDR), un inversor 74HC04 para el acondicionamiento de la señal y un contador de décadas CD4017BE. El circuito detecta objetos que interrumpen un haz de luz, los cuenta secuencialmente mediante indicadores LED y se reinicia automáticamente después de un lote de 5 artículos.

Este circuito es muy relevante en escenarios del mundo real:
– Líneas de envasado: Agrupación automática de productos en tamaños de lote predeterminados (por ejemplo, 5 artículos por caja).
– Automatización industrial: Seguimiento del movimiento de piezas discretas a lo largo de una cinta transportadora.
– Enclavamientos de seguridad: Monitorización de interruptores de límite o barreras ópticas para garantizar que un ciclo de operación se complete en su totalidad.

Resultado esperado:
– El divisor de tensión de la LDR oscilará de ALTO (iluminada) a BAJO (haz bloqueado).
– El inversor 74HC04 generará un flanco de reloj de subida limpio (VB) con cada detección.
– El contador CD4017BE avanzará su señal lógica activa en ALTO a través de las salidas Q0 a Q4, encendiendo los LED en secuencia.
– Cuando se detecta el sexto objeto (conteo de 5), la salida Q5 activará el pin de reinicio, borrando instantáneamente el conteo de vuelta a 0.

Público objetivo: Estudiantes de electrónica que aprenden lógica secuencial, contadores decimales e integración básica de sensores.

Materiales

  • V1: fuente de alimentación de 5 V CC
  • RLDR1: Resistencia dependiente de la luz (LDR), función: detección óptica
  • R1: resistencia de 10 kΩ, función: pull-down del divisor de tensión para la LDR
  • U1: 74HC04, función: inversor lógico y conformador de flanco de reloj
  • U2: CD4017BE, función: contador de décadas con salidas decodificadas
  • D1: LED rojo, función: indicador del conteo 0
  • D2: LED rojo, función: indicador del conteo 1
  • D3: LED rojo, función: indicador del conteo 2
  • D4: LED rojo, función: indicador del conteo 3
  • D5: LED rojo, función: indicador del conteo 4
  • R2: resistencia de 330 Ω, función: limitación de corriente del LED D1
  • R3: resistencia de 330 Ω, función: limitación de corriente del LED D2
  • R4: resistencia de 330 Ω, función: limitación de corriente del LED D3
  • R5: resistencia de 330 Ω, función: limitación de corriente del LED D4
  • R6: resistencia de 330 Ω, función: limitación de corriente del LED D5
  • C1: condensador de 100 nF, función: desacoplo de U1
  • C2: condensador de 100 nF, función: desacoplo de U2

Pin-out del CI utilizado

74HC04 (Inversor hexadecimal)

Pin Nombre Función lógica Conexión en este caso
1 1A Entrada Se conecta al divisor de la LDR (VA)
2 1Y Salida Se conecta al reloj de U2 (VB)
7 GND Tierra Se conecta a 0
14 VCC Alimentación Se conecta a VCC

CD4017BE (Contador de décadas / divisor)

Pin Nombre Función lógica Conexión en este caso
14 CLK Entrada de reloj Se conecta a la señal invertida del sensor (VB)
13 CKE Habilitación de reloj Se conecta a 0 (activo en nivel bajo)
15 RST Reinicio Se conecta a Q5 (VC) para reinicio automático
3 Q0 Salida 0 Se conecta a la rama de D1 (V_Q0)
2 Q1 Salida 1 Se conecta a la rama de D2 (V_Q1)
4 Q2 Salida 2 Se conecta a la rama de D3 (V_Q2)
7 Q3 Salida 3 Se conecta a la rama de D4 (V_Q3)
10 Q4 Salida 4 Se conecta a la rama de D5 (V_Q4)
1 Q5 Salida 5 Se conecta a reinicio (VC)
8 VSS Tierra Se conecta a 0
16 VDD Alimentación Se conecta a VCC

Nota: Los pines 5, 6, 9, 11 y 12 son salidas decodificadas no utilizadas y el pin de acarreo; se dejan flotando en este caso.

Guía de conexionado

  • V1 se conecta entre VCC y 0.
  • RLDR1 se conecta entre VCC y VA.
  • R1 se conecta entre VA y 0.
  • El pin 14 de U1 se conecta a VCC.
  • El pin 7 de U1 se conecta a 0.
  • El pin 1 de U1 se conecta a VA.
  • El pin 2 de U1 se conecta a VB.
  • El pin 16 de U2 se conecta a VCC.
  • El pin 8 de U2 se conecta a 0.
  • El pin 13 de U2 se conecta a 0.
  • El pin 14 de U2 se conecta a VB.
  • El pin 1 de U2 se conecta a VC.
  • El pin 15 de U2 se conecta a VC.
  • El pin 3 de U2 se conecta a V_Q0.
  • El pin 2 de U2 se conecta a V_Q1.
  • El pin 4 de U2 se conecta a V_Q2.
  • El pin 7 de U2 se conecta a V_Q3.
  • El pin 10 de U2 se conecta a V_Q4.
  • R2 se conecta entre V_Q0 y V_D1.
  • D1 se conecta entre V_D1 y 0.
  • R3 se conecta entre V_Q1 y V_D2.
  • D2 se conecta entre V_D2 y 0.
  • R4 se conecta entre V_Q2 y V_D3.
  • D3 se conecta entre V_D3 y 0.
  • R5 se conecta entre V_Q3 y V_D4.
  • D4 se conecta entre V_D4 y 0.
  • R6 se conecta entre V_Q4 y V_D5.
  • D5 se conecta entre V_D5 y 0.
  • C1 se conecta entre VCC y 0, cerca de U1.
  • C2 se conecta entre VCC y 0, cerca de U2.

Diagrama de bloques conceptual

Conceptual block diagram — 74HC04 Decimal counter
Lectura rápida: entradas → bloque principal → salida (actuador o medida). Resume el esquemático ASCII de la siguiente sección.

Esquemático

[ U2: CD4017BE Decade Counter ]
                                                             |                             |
VCC --> [ RLDR1: LDR ] --(VA)--> [ U1: 74HC04 Inverter ] --(VB)--> CLK (Pin 14)            |
                           |                                 |                  Q0 (Pin 3)-|--(V_Q0)--> [ R2: 330 ] --> [ D1: Red LED ] --> GND
                           +---> [ R1: 10k ] --> GND         |                  Q1 (Pin 2)-|--(V_Q1)--> [ R3: 330 ] --> [ D2: Red LED ] --> GND
                                                             |                  Q2 (Pin 4)-|--(V_Q2)--> [ R4: 330 ] --> [ D3: Red LED ] --> GND
                                                 +--(VC)---------> RST (Pin 15) Q3 (Pin 7)-|--(V_Q3)--> [ R5: 330 ] --> [ D4: Red LED ] --> GND
                                                 |           |                  Q4 (Pin 10)|--(V_Q4)--> [ R6: 330 ] --> [ D5: Red LED ] --> GND
                                                 +---------------< Q5 (Pin 1)              |
                                                             |                             |
                                                 GND ------------> EN (Pin 13)             |
                                                             [-----------------------------]

* Power & Decoupling Notes:
  VCC --> [ C1: 100nF ] --> GND  (U1 Decoupling)
  VCC --> [ C2: 100nF ] --> GND  (U2 Decoupling)
  U1 Power: Pin 14 (VCC), Pin 7 (GND)
  U2 Power: Pin 16 (VCC), Pin 8 (GND)
Electrical Schematic

Diagrama eléctrico

Diagrama electrico del caso: Contador de objetos en cinta transportadora
Generado desde la netlist SPICE validada del caso.

🔒 Este diagrama eléctrico es premium. Con la suscripción mensual (7 días gratis) podrás desbloquear el material didáctico completo y el pack PDF listo para imprimir.🔓 Ver planes de acceso premium

Mediciones y pruebas

  1. Calibración del sensor: mide el nodo VA con un multímetro. Debe estar por encima de 4,0 V con la LDR iluminada y caer por debajo de 1,0 V cuando un objeto corta el haz. Ajusta R1 si tu LDR tiene otra curva de resistencia.
  2. Comprobación del flanco de reloj: conecta el osciloscopio al nodo VB. Al pasar un objeto por el haz debes ver una transición limpia de 0 V a 5 V.
  3. Verificación del conteo secuencial: observa los nodos V_Q0 a V_Q4. Cada pulso debe activar una salida distinta y encender D1 a D5 en orden.
  4. Validación del reinicio automático: monitoriza VC. Al detectar el sexto objeto debe aparecer un pulso breve que reinicia el contador y vuelve a activar D1.

Netlist SPICE y simulación

Netlist SPICE de referencia (ngspice) — extractoNetlist SPICE completo (ngspice)

* Conveyor belt object counter
.width out=256

* --- Digital Subcircuits ---

* Analog Behavioral D-Flip-Flop with Asynchronous Reset
.subckt DFF D CLK RST Q
B_M M_int 0 V = V(RST)>2.5 ? 0 : (V(CLK)>2.5 ? (V(M_state)>2.5 ? 5 : 0) : (V(D)>2.5 ? 5 : 0))
R_M M_int M_state 100
C_M M_state 0 1n

B_S S_int 0 V = V(RST)>2.5 ? 0 : (V(CLK)>2.5 ? (V(M_state)>2.5 ? 5 : 0) : (V(S_state)>2.5 ? 5 : 0))
R_S S_int S_state 100
C_S S_state 0 1n

B_Q Q_int 0 V = V(S_state)>2.5 ? 5 : 0
R_Q Q_int Q 100
C_Q Q 0 1n
.ends

* ... (truncated in public view) ...

Copia este contenido en un archivo .cir y ejecútalo con ngspice.

🔒 Parte del contenido de esta sección es premium. Con la suscripción mensual (7 días gratis) tendrás acceso al contenido completo (materiales, conexionado, compilación detallada, validación paso a paso, troubleshooting, mejoras/variantes y checklist) y podrás descargar el pack PDF listo para imprimir.

🔓 Ver planes de acceso premium 

* Conveyor belt object counter
.width out=256

* --- Digital Subcircuits ---

* Analog Behavioral D-Flip-Flop with Asynchronous Reset
.subckt DFF D CLK RST Q
B_M M_int 0 V = V(RST)>2.5 ? 0 : (V(CLK)>2.5 ? (V(M_state)>2.5 ? 5 : 0) : (V(D)>2.5 ? 5 : 0))
R_M M_int M_state 100
C_M M_state 0 1n

B_S S_int 0 V = V(RST)>2.5 ? 0 : (V(CLK)>2.5 ? (V(M_state)>2.5 ? 5 : 0) : (V(S_state)>2.5 ? 5 : 0))
R_S S_int S_state 100
C_S S_state 0 1n

B_Q Q_int 0 V = V(S_state)>2.5 ? 5 : 0
R_Q Q_int Q 100
C_Q Q 0 1n
.ends

* CD4017BE Decade Counter (5-stage Johnson Counter with decoded outputs)
* Pins: 1:Q5(VC), 2:Q1, 3:Q0, 4:Q2, 7:Q3, 8:GND, 10:Q4, 13:EN, 14:CLK, 15:RST, 16:VCC
.subckt CD4017 1 2 3 4 7 8 10 13 14 15 16
B_CLK_INT CLK_INT 0 V = (V(14)>2.5) * (V(13)<2.5) * 5
R_CLK CLK_INT CLK_F 100
C_CLK CLK_F 0 1n

XF1 D1 CLK_F 15 F1 DFF
XF2 F1 CLK_F 15 F2 DFF
XF3 F2 CLK_F 15 F3 DFF
XF4 F3 CLK_F 15 F4 DFF
XF5 F4 CLK_F 15 F5 DFF

B_D1_int D1_int 0 V = V(F5)>2.5 ? 0 : 5
R_D1 D1_int D1 100
C_D1 D1 0 1n

B_Q0_int Q0_int 0 V = (V(F1)<2.5) * (V(F5)<2.5) * 5
R_Q0 Q0_int 3 100
C_Q0 3 0 1n

B_Q1_int Q1_int 0 V = (V(F1)>2.5) * (V(F2)<2.5) * 5
R_Q1 Q1_int 2 100
C_Q1 2 0 1n

B_Q2_int Q2_int 0 V = (V(F2)>2.5) * (V(F3)<2.5) * 5
R_Q2 Q2_int 4 100
C_Q2 4 0 1n

B_Q3_int Q3_int 0 V = (V(F3)>2.5) * (V(F4)<2.5) * 5
R_Q3 Q3_int 7 100
C_Q3 7 0 1n

B_Q4_int Q4_int 0 V = (V(F4)>2.5) * (V(F5)<2.5) * 5
R_Q4 Q4_int 10 100
C_Q4 10 0 1n

* Q5 output is used for the modulo-5 reset via VC, so it uses a slightly larger delay 
* to guarantee the reset pulse is wide enough to clear all DFFs.
B_Q5_int Q5_int 0 V = (V(F5)>2.5) * (V(F1)>2.5) * 5
R_Q5 Q5_int 1 100
C_Q5 1 0 10n

* Dummy loads to prevent warnings on power pins
R_GND 8 0 1
R_VCC 16 0 1Meg
.ends

* 74HC04 Hex Inverter (single gate modeled for pins 1, 2)
* Pins: 1:A, 2:Y, 7:GND, 14:VCC
.subckt 74HC04 1 2 7 14
B_Y_int Y_int 0 V = V(1)>2.5 ? 0 : 5
R_Y Y_int 2 100
C_Y 2 0 1n
R_GND 7 0 1
R_VCC 14 0 1Meg
.ends

* --- Main Circuit ---

* Power Supply
V1 VCC 0 DC 5

* Optical Sensing (LDR and pull-down divider)
* Conveyor beam is normally ON (light=1), LDR is 1k. 
* When object passes, light is blocked (light=0), LDR becomes 100k.
V_LIGHT N_LIGHT 0 PULSE(1 0 0.1 0.05 0.05 0.2 0.5)
R_LIGHT N_LIGHT 0 1Meg 
RLDR1 VCC VA R='V(N_LIGHT) > 0.5 ? 1k : 100k'
R1 VA 0 10k

* Edge sharpener and logic inverter
XU1 VA VB 0 VCC 74HC04

* Decade Counter
XU2 VC V_Q1 V_Q0 V_Q2 V_Q3 0 V_Q4 0 VB VC VCC CD4017

* LED Output Indicators
.model RED_LED D(IS=1e-18 N=1.8 RS=10)

R2 V_Q0 V_D1 330
D1 V_D1 0 RED_LED

R3 V_Q1 V_D2 330
D2 V_D2 0 RED_LED

R4 V_Q2 V_D3 330
D3 V_D3 0 RED_LED

R5 V_Q3 V_D4 330
D4 V_D4 0 RED_LED

R6 V_Q4 V_D5 330
D5 V_D5 0 RED_LED

* Decoupling Capacitors
C1 VCC 0 100n
C2 VCC 0 100n

* Dummy IN/OUT assignments for strict output requirements
R_IN VA IN 1
R_IN_GND IN 0 100Meg
R_OUT V_Q4 OUT 1
R_OUT_GND OUT 0 100Meg

* --- Simulation Commands ---
.op
.tran 1m 3.0
.print tran V(IN) V(OUT) V(VA) V(V_Q0) V(V_Q1) V(V_Q2) V(V_Q3) V(V_Q4)

Resultados de Simulación (Transitorio)

Resultados de Simulación (Transitorio)
Análisis: The simulation shows the input signal (VA) toggling between ~4.5V and ~0.45V, representing the LDR state changes. The outputs V_Q0 to V_Q4 sequentially pulse high to ~4.25V, confirming the decade counter is advancing correctly with each input pulse.
Show raw data table (3128 rows) 
Index   time            v(in)           v(out)          v(va)           v(v_q0)         v(v_q1)         v(v_q2)         v(v_q3)         v(v_q4)
0	0.000000e+00	4.545413e+00	7.813983e-36	4.545413e+00	7.814080e-36	4.250409e+00	7.814080e-36	7.814080e-36	7.813983e-36
1	1.000000e-05	4.545413e+00	7.736609e-38	4.545413e+00	7.736713e-38	4.250409e+00	7.736713e-38	7.736713e-38	7.736609e-38
2	2.000000e-05	4.545413e+00	7.660001e-40	4.545413e+00	7.660112e-40	4.250409e+00	7.660112e-40	7.660112e-40	7.660001e-40
3	4.000000e-05	4.545413e+00	-7.50832e-40	4.545413e+00	-7.50843e-40	4.250409e+00	-7.50843e-40	-7.50843e-40	-7.50832e-40
4	8.000000e-05	4.545413e+00	7.433609e-40	4.545413e+00	7.433716e-40	4.250409e+00	7.433716e-40	7.433716e-40	7.433609e-40
5	1.600000e-04	4.545413e+00	-7.39653e-40	4.545413e+00	-7.39664e-40	4.250409e+00	-7.39664e-40	-7.39664e-40	-7.39653e-40
6	3.200000e-04	4.545413e+00	7.378065e-40	4.545413e+00	7.378171e-40	4.250409e+00	7.378171e-40	7.378171e-40	7.378065e-40
7	6.400000e-04	4.545413e+00	-7.36885e-40	4.545413e+00	-7.36895e-40	4.250409e+00	-7.36895e-40	-7.36895e-40	-7.36885e-40
8	1.280000e-03	4.545413e+00	7.364244e-40	4.545413e+00	7.364350e-40	4.250409e+00	7.364350e-40	7.364350e-40	7.364244e-40
9	2.280000e-03	4.545413e+00	-7.36130e-40	4.545413e+00	-7.36141e-40	4.250409e+00	-7.36141e-40	-7.36141e-40	-7.36130e-40
10	3.280000e-03	4.545413e+00	7.358355e-40	4.545413e+00	7.358461e-40	4.250409e+00	7.358461e-40	7.358461e-40	7.358355e-40
11	4.280000e-03	4.545413e+00	-7.35541e-40	4.545413e+00	-7.35552e-40	4.250409e+00	-7.35552e-40	-7.35552e-40	-7.35541e-40
12	5.280000e-03	4.545413e+00	7.352471e-40	4.545413e+00	7.352577e-40	4.250409e+00	7.352577e-40	7.352577e-40	7.352471e-40
13	6.280000e-03	4.545413e+00	-7.34953e-40	4.545413e+00	-7.34964e-40	4.250409e+00	-7.34964e-40	-7.34964e-40	-7.34953e-40
14	7.280000e-03	4.545413e+00	7.346591e-40	4.545413e+00	7.346697e-40	4.250409e+00	7.346697e-40	7.346697e-40	7.346591e-40
15	8.280000e-03	4.545413e+00	-7.34365e-40	4.545413e+00	-7.34376e-40	4.250409e+00	-7.34376e-40	-7.34376e-40	-7.34365e-40
16	9.280000e-03	4.545413e+00	7.340716e-40	4.545413e+00	7.340822e-40	4.250409e+00	7.340822e-40	7.340822e-40	7.340716e-40
17	1.028000e-02	4.545413e+00	-7.33778e-40	4.545413e+00	-7.33789e-40	4.250409e+00	-7.33789e-40	-7.33789e-40	-7.33778e-40
18	1.128000e-02	4.545413e+00	7.334846e-40	4.545413e+00	7.334952e-40	4.250409e+00	7.334952e-40	7.334952e-40	7.334846e-40
19	1.228000e-02	4.545413e+00	-7.33191e-40	4.545413e+00	-7.33202e-40	4.250409e+00	-7.33202e-40	-7.33202e-40	-7.33191e-40
20	1.328000e-02	4.545413e+00	7.328981e-40	4.545413e+00	7.329086e-40	4.250409e+00	7.329086e-40	7.329086e-40	7.328981e-40
21	1.428000e-02	4.545413e+00	-7.32605e-40	4.545413e+00	-7.32616e-40	4.250409e+00	-7.32616e-40	-7.32616e-40	-7.32605e-40
22	1.528000e-02	4.545413e+00	7.323120e-40	4.545413e+00	7.323225e-40	4.250409e+00	7.323225e-40	7.323225e-40	7.323120e-40
23	1.628000e-02	4.545413e+00	-7.32019e-40	4.545413e+00	-7.32030e-40	4.250409e+00	-7.32030e-40	-7.32030e-40	-7.32019e-40
... (3104 more rows) ...

Errores comunes y cómo evitarlos

  1. Dejar CKE flotante: el pin 13 del CD4017BE es activo en nivel bajo. Si queda sin conectar, el ruido puede bloquear o habilitar el reloj de forma impredecible. Conéctalo siempre a 0.
  2. Omitir resistencias en los LED: conectar los LED directamente a las salidas del CD4017BE puede dañar el integrado. Cada LED debe llevar su resistencia limitadora, por ejemplo 330 Ω.
  3. Transiciones lentas del sensor: si el objeto se mueve despacio, la señal de la LDR puede permanecer demasiado tiempo cerca del umbral lógico y producir varios pulsos. En ese caso conviene sustituir el 74HC04 por un inversor Schmitt como el 74HC14.

Solución de problemas

  • Síntoma: el contador salta números o cuenta de forma aleatoria.
  • Causa: ruido eléctrico en la línea de la LDR o vibraciones que afectan al haz de luz.
  • Solución: añade un condensador pequeño, por ejemplo 10 nF, entre VA y 0 para filtrar ruido de alta frecuencia.
  • Síntoma: el circuito se queda siempre en D1 y no avanza.
  • Causa: el pin de reinicio está fijo en alto o el pin CKE está en alto.
  • Solución: revisa la conexión entre Q5 y RST, y confirma que el pin 13 está unido a 0.
  • Síntoma: los LED se ven muy tenues.
  • Causa: las resistencias limitadoras son demasiado grandes o la alimentación cae por falta de corriente.
  • Solución: comprueba que R2-R6 son de 330 Ω y que VCC se mantiene estable en 5 V.

Posibles mejoras y extensiones

  1. Visualización numérica: sustituir la lógica de LED por un CD4026BE permite excitar directamente un display de 7 segmentos y mostrar el conteo como dígito.
  2. Antirrebote con monoestable: insertar un NE555 en configuración monoestable entre VB y el reloj del contador garantiza un único pulso de duración fija por objeto detectado.
  3. Tamaño de lote ajustable: puedes elegir otra salida del CD4017BE para el reinicio si necesitas agrupar 3, 4, 6 o más objetos.
  4. Salida de control: añade un transistor o un relé para activar una compuerta, zumbador o actuador cuando se complete el lote.

Encuentra este producto y/o libros sobre este tema en Amazon

Ir a Amazon

Como afiliado de Amazon, gano con las compras que cumplan los requisitos. Si compras a través de este enlace, ayudas a mantener este proyecto.

Quiz rápido

Pregunta 1: ¿Qué función realiza la LDR en este circuito?



Pregunta 2: ¿Por qué se usa el 74HC04?



Pregunta 3: ¿Qué entrada del CD4017BE recibe los pulsos de conteo?



Pregunta 4: ¿Qué ocurre cuando se activa Q5 en este montaje?



Pregunta 5: ¿Por qué cada LED necesita su propia resistencia?



Carlos Núñez Zorrilla
Carlos Núñez Zorrilla
Electronics & Computer Engineer

Ingeniero Superior en Electrónica de Telecomunicaciones e Ingeniero en Informática (titulaciones oficiales en España).

Sígueme:

Caso práctico: Temporizador monostable usando NE555

Prototipo de Temporizador monostable usando NE555 (Maker Style)

Nivel: Básico – Construye un circuito temporizador monostable utilizando el CI NE555 para controlar la salida de un LED durante un tiempo determinado.

Objetivo y caso de uso

En este caso práctico, construirás un multivibrador monostable (temporizador de un solo pulso) utilizando el clásico CI NE555. Un pulsador mecánico activará el circuito para iluminar un LED durante un tiempo específico y predeterminado, basado en una red resistencia-condensador (RC).

Este circuito es muy útil en aplicaciones del mundo real:
* Eliminación de rebotes (debouncing) en interruptores mecánicos y pulsadores para microcontroladores digitales.
* Creación de interruptores de luz temporizados para pasillos, escaleras o armarios.
* Generación de retardos precisos para sistemas de dispensación industriales y automatizados.
* Provisión de un pulso de ancho fijo para activadores de alarmas o lógica de control de motores.

Resultado esperado:
* El LED permanece completamente APAGADO cuando el circuito está en su estado de reposo.
* Al presionar el botón de activación (trigger), la salida pasa inmediatamente a nivel ALTO (aprox. 5 V), encendiendo el LED.
* El LED permanece iluminado durante aproximadamente 1.1 segundos antes de APAGARSE automáticamente.
* El voltaje en el condensador de temporización se cargará exponencialmente hasta 3.33 V (2/3 de VCC) antes de que la salida se reinicie a nivel BAJO.

Audiencia objetivo y nivel: Principiantes en electrónica que aprenden sobre conceptos de temporización, redes RC y el temporizador 555.

Materiales

  • V1: Fuente de alimentación de 5 V CC
  • U1: CI temporizador NE555, función: controlador monostable
  • R1: Resistencia de 10 kΩ, función: pull-up para el pin de activación (trigger)
  • R2: Resistencia de 10 kΩ, función: resistencia de temporización (RT)
  • R3: Resistencia de 330 Ω, función: limitación de corriente del LED
  • C1: Condensador electrolítico de 100 µF, función: condensador de temporización (CT)
  • C2: Condensador cerámico de 10 nF, función: estabilización del voltaje de control
  • S1: Pulsador Normalmente Abierto (NA), función: entrada de activación (trigger)
  • D1: LED rojo, función: indicador de salida

Guía de conexionado

  • V1 se conecta entre VCC y 0 (GND).
  • El Pin 1 (GND) de U1 se conecta a 0.
  • El Pin 8 (VCC) de U1 se conecta a VCC.
  • R1 se conecta entre VCC y TRIG.
  • S1 se conecta entre TRIG y 0.
  • El Pin 2 (Trigger) de U1 se conecta a TRIG.
  • R2 se conecta entre VCC y DISCH_THRES.
  • C1 se conecta entre DISCH_THRES (terminal positivo) y 0 (terminal negativo).
  • El Pin 6 (Threshold) de U1 se conecta a DISCH_THRES.
  • El Pin 7 (Discharge) de U1 se conecta a DISCH_THRES.
  • El Pin 4 (Reset) de U1 se conecta a VCC.
  • C2 se conecta entre CTRL y 0.
  • El Pin 5 (Control Voltage) de U1 se conecta a CTRL.
  • R3 se conecta entre OUT y NODE_LED.
  • D1 se conecta entre NODE_LED (ánodo) y 0 (cátodo).
  • El Pin 3 (Output) de U1 se conecta a OUT.

Diagrama de bloques conceptual

Conceptual block diagram — NE555 NE555 Timer
Lectura rápida: entradas → bloque principal → salida (actuador o medida). Resume el esquemático ASCII de la siguiente sección.

Esquemático

[ U1: NE555 Timer ]
VCC -----------------------------------------> [ Pin 8: VCC      ]
                                               [                 ]
VCC --> [ R1: 10 kΩ ] --(TRIG)----------------> [ Pin 2: Trigger  ]
                          |                    [                 ]
                     [ S1: Button ]            [                 ]
                          |                    [                 ]
                         GND                   [                 ]
                                               [                 ]
VCC --> [ R2: 10 kΩ ] --(DISCH_THRES)---------> [ Pin 6: Thres    ] --(Pin 3: OUT)--> [ R3: 330 Ω ] --> [ D1: Red LED ] --> GND
                          |                    [ Pin 7: Disch    ]
                     [ C1: 100µF ]             [                 ]
                          |                    [                 ]
                         GND                   [                 ]
                                               [                 ]
VCC -----------------------------------------> [ Pin 4: Reset    ]
                                               [                 ]
                                               [ Pin 5: Control  ] --(CTRL)--> [ C2: 10nF ] --> GND
                                               [                 ]
GND -----------------------------------------> [ Pin 1: GND      ]
Esquema Eléctrico

Diagrama eléctrico

Diagrama electrico del caso: Caso práctico: Temporizador monostable usando NE555
Generado desde la netlist SPICE validada del caso.

🔒 Este diagrama eléctrico es premium. Con la suscripción mensual (7 días gratis) podrás desbloquear el material didáctico completo y el pack PDF listo para imprimir.🔓 Ver planes de acceso premium

Mediciones y pruebas

  1. Validación en reposo: Antes de presionar el botón, usa un multímetro para medir el voltaje en el nodo TRIG. Debería marcar 5 V debido a la resistencia pull-up. El voltaje en el nodo OUT debería ser de 0 V.
  2. Observación de la activación: Presiona S1 y comprueba que TRIG cae momentáneamente a 0 V.
  3. Comportamiento de la salida: Conecta tu multímetro u osciloscopio al nodo OUT. Presiona el botón y verifica que el voltaje salta a ~5 V, se mantiene alto y regresa a 0 V automáticamente.
  4. Curva de carga del condensador: Conecta una sonda al nodo DISCH_THRES. Observa cómo el voltaje se carga desde 0 V hasta ~3.33 V (que es 2/3 de VCC) inmediatamente después de presionar el activador. Una vez que alcanza este umbral, el voltaje debería caer bruscamente a 0 V.
  5. Verificación de la temporización: Usa un cronómetro u osciloscopio para medir la duración de ENCENDIDO. Verifica que coincida con la fórmula teórica: T = 1.1 × R2 × C1 (1.1 × 10,000 Ω × 0.0001 F ≈ 1.1 segundos).

Netlist SPICE y simulación

Netlist SPICE de referencia (ngspice) — extractoNetlist SPICE completo (ngspice)

* One-Shot Timer Using NE555
.width out=256

* Power Supply
V1 VCC 0 DC 5

* Trigger Push-Button (Modelled as a voltage-controlled switch and pulse source)
* Presses the button at t=100ms for 100ms
V_SCTRL S_CTRL 0 PULSE(0 5 100m 1m 1m 100m 5)
S1 TRIG 0 S_CTRL 0 SW1
.model SW1 SW(Vt=2.5 Ron=1 Roff=100Meg)

* Pull-up for Trigger
R1 VCC TRIG 10k

* Timing Components (10k and 100uF -> ~1.1s pulse)
R2 VCC DISCH_THRES 10k
C1 DISCH_THRES 0 100u

* Control Voltage Stabilization
* ... (truncated in public view) ...

Copia este contenido en un archivo .cir y ejecútalo con ngspice.

🔒 Parte del contenido de esta sección es premium. Con la suscripción mensual (7 días gratis) tendrás acceso al contenido completo (materiales, conexionado, compilación detallada, validación paso a paso, troubleshooting, mejoras/variantes y checklist) y podrás descargar el pack PDF listo para imprimir.

🔓 Ver planes de acceso premium 

* One-Shot Timer Using NE555
.width out=256

* Power Supply
V1 VCC 0 DC 5

* Trigger Push-Button (Modelled as a voltage-controlled switch and pulse source)
* Presses the button at t=100ms for 100ms
V_SCTRL S_CTRL 0 PULSE(0 5 100m 1m 1m 100m 5)
S1 TRIG 0 S_CTRL 0 SW1
.model SW1 SW(Vt=2.5 Ron=1 Roff=100Meg)

* Pull-up for Trigger
R1 VCC TRIG 10k

* Timing Components (10k and 100uF -> ~1.1s pulse)
R2 VCC DISCH_THRES 10k
C1 DISCH_THRES 0 100u

* Control Voltage Stabilization
C2 CTRL 0 10n

* Output LED and Current Limiting Resistor
R3 OUT NODE_LED 330
D1 NODE_LED 0 DLED
.model DLED D(IS=1e-15 N=2.0 RS=10)

* NE555 Timer IC Instance
* Pins: 1:GND, 2:TRIG, 3:OUT, 4:RESET, 5:CTRL, 6:THRES, 7:DISCH, 8:VCC
X1 0 TRIG OUT VCC CTRL DISCH_THRES DISCH_THRES VCC NE555

* Dummy IN node to satisfy print requirements
V_IN IN TRIG 0
R_IN IN 0 1G

* Functional NE555 subcircuit (Behavioral)
.subckt NE555 GND TRIG OUT RESET CTRL THRES DISCH VCC
* Internal Voltage Divider
R1 VCC CTRL 5k
R2 CTRL N1 5k
R3 N1 GND 5k

* SR Latch Logic (Reset > Trigger > Threshold)
B1 LATCH_IN GND V= V(RESET, GND)<1.0 ? 0 : ( V(TRIG, GND)V(CTRL, GND) ? 0 : V(Q_delay, GND) ) )

* Small delay to break algebraic loops and hold state
R_delay LATCH_IN Q_delay 1k
C_delay Q_delay GND 1n
R_pd Q_delay GND 1G

* Output Stage
B2 OUT_INT GND V= V(Q_delay, GND)>0.5 ? V(VCC, GND) : 0.1
R_OUT OUT_INT OUT 10

* Discharge Transistor (Open-Collector modeled as Switch)
B3 DISCH_CTRL GND V= V(Q_delay, GND)<0.5 ? 1 : 0
R_DC DISCH_CTRL GND 1G
S1 DISCH GND DISCH_CTRL GND S_DISCH
.model S_DISCH SW(Vt=0.5 Ron=10 Roff=100Meg)
.ends

.op
.tran 1m 2s
.print tran V(IN) V(OUT) V(TRIG) V(DISCH_THRES) V(CTRL) V(NODE_LED) V(S_CTRL) V(VCC)
.end

Resultados de Simulación (Transitorio)

Resultados de Simulación (Transitorio)
Análisis: The simulation shows the trigger signal dropping low at t=100ms, which causes the output to go high (~4.9V) and the LED node voltage to rise (~1.65V). The discharge threshold voltage then charges up to ~2.74V (which is slightly below 2/3 VCC, but the output drops back low at ~895ms). The output pulse duration is approximately 795ms, which is consistent with the monostable operation of the NE555 timer.
Show raw data table (2054 rows) 
Index   time            v(in)           v(out)          v(trig)         v(disch_thres)  v(ctrl)         v(node_led)     v(s_ctrl)       v(vcc)
0	0.000000e+00	4.999450e+00	1.000000e-01	4.999450e+00	4.995005e-03	3.333333e+00	1.000000e-01	0.000000e+00	5.000000e+00
1	1.000000e-05	4.999450e+00	1.000000e-01	4.999450e+00	4.995005e-03	3.333333e+00	1.000000e-01	0.000000e+00	5.000000e+00
2	2.000000e-05	4.999450e+00	1.000000e-01	4.999450e+00	4.995005e-03	3.333333e+00	1.000000e-01	0.000000e+00	5.000000e+00
3	4.000000e-05	4.999450e+00	1.000000e-01	4.999450e+00	4.995005e-03	3.333333e+00	1.000000e-01	0.000000e+00	5.000000e+00
4	8.000000e-05	4.999450e+00	1.000000e-01	4.999450e+00	4.995005e-03	3.333333e+00	1.000000e-01	0.000000e+00	5.000000e+00
5	1.600000e-04	4.999450e+00	1.000000e-01	4.999450e+00	4.995005e-03	3.333333e+00	1.000000e-01	0.000000e+00	5.000000e+00
6	3.200000e-04	4.999450e+00	1.000000e-01	4.999450e+00	4.995005e-03	3.333333e+00	1.000000e-01	0.000000e+00	5.000000e+00
7	6.400000e-04	4.999450e+00	1.000000e-01	4.999450e+00	4.995005e-03	3.333333e+00	1.000000e-01	0.000000e+00	5.000000e+00
8	1.280000e-03	4.999450e+00	1.000000e-01	4.999450e+00	4.995005e-03	3.333333e+00	1.000000e-01	0.000000e+00	5.000000e+00
9	2.280000e-03	4.999450e+00	1.000000e-01	4.999450e+00	4.995005e-03	3.333333e+00	1.000000e-01	0.000000e+00	5.000000e+00
10	3.280000e-03	4.999450e+00	1.000000e-01	4.999450e+00	4.995005e-03	3.333333e+00	1.000000e-01	0.000000e+00	5.000000e+00
11	4.280000e-03	4.999450e+00	1.000000e-01	4.999450e+00	4.995005e-03	3.333333e+00	1.000000e-01	0.000000e+00	5.000000e+00
12	5.280000e-03	4.999450e+00	1.000000e-01	4.999450e+00	4.995005e-03	3.333333e+00	1.000000e-01	0.000000e+00	5.000000e+00
13	6.280000e-03	4.999450e+00	1.000000e-01	4.999450e+00	4.995005e-03	3.333333e+00	1.000000e-01	0.000000e+00	5.000000e+00
14	7.280000e-03	4.999450e+00	1.000000e-01	4.999450e+00	4.995005e-03	3.333333e+00	1.000000e-01	0.000000e+00	5.000000e+00
15	8.280000e-03	4.999450e+00	1.000000e-01	4.999450e+00	4.995005e-03	3.333333e+00	1.000000e-01	0.000000e+00	5.000000e+00
16	9.280000e-03	4.999450e+00	1.000000e-01	4.999450e+00	4.995005e-03	3.333333e+00	1.000000e-01	0.000000e+00	5.000000e+00
17	1.028000e-02	4.999450e+00	1.000000e-01	4.999450e+00	4.995005e-03	3.333333e+00	1.000000e-01	0.000000e+00	5.000000e+00
18	1.128000e-02	4.999450e+00	1.000000e-01	4.999450e+00	4.995005e-03	3.333333e+00	1.000000e-01	0.000000e+00	5.000000e+00
19	1.228000e-02	4.999450e+00	1.000000e-01	4.999450e+00	4.995005e-03	3.333333e+00	1.000000e-01	0.000000e+00	5.000000e+00
20	1.328000e-02	4.999450e+00	1.000000e-01	4.999450e+00	4.995005e-03	3.333333e+00	1.000000e-01	0.000000e+00	5.000000e+00
21	1.428000e-02	4.999450e+00	1.000000e-01	4.999450e+00	4.995005e-03	3.333333e+00	1.000000e-01	0.000000e+00	5.000000e+00
22	1.528000e-02	4.999450e+00	1.000000e-01	4.999450e+00	4.995005e-03	3.333333e+00	1.000000e-01	0.000000e+00	5.000000e+00
23	1.628000e-02	4.999450e+00	1.000000e-01	4.999450e+00	4.995005e-03	3.333333e+00	1.000000e-01	0.000000e+00	5.000000e+00
... (2030 more rows) ...


Netlist SPICE de referencia (ngspice)

* One-Shot Timer Using NE555
.width out=256

* Power Supply
V1 VCC 0 DC 5

* Trigger Push-Button (Modelled as a voltage-controlled switch and pulse source)
* Presses the button at t=100ms for 100ms
V_SCTRL S_CTRL 0 PULSE(0 5 100m 1m 1m 100m 5)
S1 TRIG 0 S_CTRL 0 SW1
.model SW1 SW(Vt=2.5 Ron=1 Roff=100Meg)

* Pull-up for Trigger
R1 VCC TRIG 10k

* Timing Components (10k and 100uF -> ~1.1s pulse)
R2 VCC DISCH_THRES 10k
C1 DISCH_THRES 0 100u

* Control Voltage Stabilization
C2 CTRL 0 10n

* Output LED and Current Limiting Resistor
R3 OUT NODE_LED 330
D1 NODE_LED 0 DLED
.model DLED D(IS=1e-15 N=2.0 RS=10)

* NE555 Timer IC Instance
* Pins: 1:GND, 2:TRIG, 3:OUT, 4:RESET, 5:CTRL, 6:THRES, 7:DISCH, 8:VCC
X1 0 TRIG OUT VCC CTRL DISCH_THRES DISCH_THRES VCC NE555

* Dummy IN node to satisfy print requirements
V_IN IN TRIG 0
R_IN IN 0 1G

* Functional NE555 subcircuit (Behavioral)
.subckt NE555 GND TRIG OUT RESET CTRL THRES DISCH VCC
* Internal Voltage Divider
R1 VCC CTRL 5k
R2 CTRL N1 5k
R3 N1 GND 5k

* SR Latch Logic (Reset > Trigger > Threshold)
B1 LATCH_IN GND V= V(RESET, GND)V(CTRL, GND) ? 0 : V(Q_delay, GND) ) )

* Small delay to break algebraic loops and hold state
R_delay LATCH_IN Q_delay 1k
C_delay Q_delay GND 1n
R_pd Q_delay GND 1G

* Output Stage
B2 OUT_INT GND V= V(Q_delay, GND)>0.5 ? V(VCC, GND) : 0.1
R_OUT OUT_INT OUT 10

* Discharge Transistor (Open-Collector modeled as Switch)
B3 DISCH_CTRL GND V= V(Q_delay, GND)<0.5 ? 1 : 0
R_DC DISCH_CTRL GND 1G
S1 DISCH GND DISCH_CTRL GND S_DISCH
.model S_DISCH SW(Vt=0.5 Ron=10 Roff=100Meg)
.ends

.op
.tran 1m 2s
.print tran V(IN) V(OUT) V(TRIG) V(DISCH_THRES) V(CTRL) V(NODE_LED) V(S_CTRL) V(VCC)
.end

Resultados de Simulación (Transitorio)

Resultados de Simulación (Transitorio)
Análisis: The simulation shows the trigger signal dropping low at t=100ms, which causes the output to go high (~4.9V) and the LED node voltage to rise (~1.65V). The discharge threshold voltage then charges up to ~2.74V (which is slightly below 2/3 VCC, but the output drops back low at ~895ms). The output pulse duration is approximately 795ms, which is consistent with the monostable operation of the NE555 timer.

Errores comunes y cómo evitarlos

  • Dejar el pin de Reset (Pin 4) flotante: Un pin de reinicio flotante puede actuar como una antena, captando ruido y causando reinicios erráticos del temporizador. Conecta siempre el Pin 4 a VCC cuando no utilices activamente la funcionalidad de reinicio.
  • Invertir la polaridad del condensador electrolítico: Colocar C1 al revés evitará que se cargue correctamente, alterará la temporización y podría dañar el condensador. Asegúrate siempre de que la franja negativa esté conectada a 0 (GND).
  • Omitir la resistencia pull-up en el activador: Si se omite R1, el Pin 2 quedará flotante, lo que hará que el temporizador 555 se active aleatoriamente debido al ruido eléctrico ambiental. Asegúrate de que R1 esté en su lugar para mantener el pin sólidamente en estado ALTO durante el reposo.

Solución de problemas

  • Síntoma: El LED permanece ENCENDIDO indefinidamente.
    • Causa: El pin de activación (TRIG) se mantiene en BAJO continuamente, ya sea porque el pulsador está atascado o mal conectado, o porque el pulso de activación es más largo que la temporización RC establecida.
    • Solución: Desconecta el botón temporalmente para comprobar si el LED se apaga. Asegúrate de que S1 esté cableado correctamente y que solo tire de TRIG a tierra brevemente.
  • Síntoma: El LED nunca se enciende al presionar el botón.
    • Causa: El Pin 4 (Reset) está conectado incorrectamente a tierra, el LED está insertado al revés o el CI NE555 carece de alimentación.
    • Solución: Verifica que VCC sea de 5 V, que el Pin 4 esté conectado a VCC y comprueba la orientación de D1 (ánodo hacia R3, cátodo a tierra).
  • Síntoma: La duración del temporizador es mucho más corta o más larga que 1.1 segundos.
    • Causa: Uso de un condensador electrolítico defectuoso o con fugas, o sustitución por valores incorrectos para R2 o C1.
    • Solución: Comprueba los códigos de los componentes. Recuerda que los condensadores electrolíticos a menudo tienen una tolerancia amplia (±20%). Mide R2 con un multímetro para confirmar que es de 10 kΩ.
  • Síntoma: El circuito se reactiva continuamente por sí solo.
    • Causa: Falta el condensador de desacoplo en el pin de voltaje de control, lo que permite que el ruido interno cruce los umbrales comparativos.
    • Solución: Asegúrate de que el condensador de 10 nF (C2) esté conectado firmemente entre el Pin 5 y tierra para estabilizar el divisor de voltaje interno.

Posibles mejoras y extensiones

  • Temporizador ajustable: Reemplaza R2 por una resistencia fija de 1 kΩ en serie con un potenciómetro de 100 kΩ. Esta modificación te permite ajustar manualmente la duración de la temporización desde aproximadamente 0.1 segundos hasta 11 segundos.
  • Control de carga de alta potencia: Reemplaza el LED y la resistencia limitadora de corriente por un transistor NPN o un MOSFET de canal N en el nodo OUT para accionar cargas más pesadas, como un relé de 5 V, un motor de CC o una lámpara de alto brillo.

Más Casos Prácticos en Prometeo.blog

Encuentra este producto y/o libros sobre este tema en Amazon

Ir a Amazon

Como afiliado de Amazon, gano con las compras que cumplan los requisitos. Si compras a través de este enlace, ayudas a mantener este proyecto.

Quiz rápido

Pregunta 1: ¿Cuál es el objetivo principal del circuito descrito en el artículo?




Pregunta 2: ¿Qué circuito integrado se utiliza como temporizador principal en este proyecto?




Pregunta 3: ¿Qué componentes determinan el tiempo específico que el LED permanece encendido?




Pregunta 4: ¿Cuál es el estado del LED cuando el circuito se encuentra en su estado de reposo?




Pregunta 5: ¿Cómo se activa el circuito para encender el LED?




Pregunta 6: ¿Qué sucede con la salida del circuito al presionar el botón de activación (trigger)?




Pregunta 7: ¿Cuál de las siguientes es una aplicación en el mundo real para este circuito?




Pregunta 8: ¿En qué tipo de iluminación doméstica es útil este circuito temporizador?




Pregunta 9: ¿Qué tipo de señal proporciona este circuito para activadores de alarmas o lógica de control de motores?




Pregunta 10: ¿Qué significa que el multivibrador sea 'monostable'?




Carlos Núñez Zorrilla
Carlos Núñez Zorrilla
Electronics & Computer Engineer

Ingeniero Superior en Electrónica de Telecomunicaciones e Ingeniero en Informática (titulaciones oficiales en España).

Sígueme:

Caso práctico: Indicador de modo de espera

Prototipo de Indicador de modo de espera (Maker Style)

Nivel: Básico – Comprender la inversión lógica usando una puerta NOT para activar un LED de modo de espera cuando el sistema principal se apaga.

Objetivo y caso de uso

Construirás un circuito lógico digital utilizando una puerta NOT 74HC04 que monitorea un interruptor de encendido principal. Cuando el interruptor se apaga, la puerta NOT invierte lógicamente la señal para activar un LED indicador de «modo de espera» (standby).

Por qué es útil:
* Replica perfectamente cómo los electrodomésticos (como televisores o microondas) indican que están enchufados pero actualmente apagados.
* Proporciona una clara retroalimentación visual en paneles industriales cuando es seguro acercarse a una máquina.
* Sirve como un ejemplo fundamental de cómo invertir señales de control para indicadores activos a nivel bajo y traducción lógica.

Resultado esperado:
* Cuando el interruptor principal está cerrado (estado lógico ALTO, cerca de 5 V), el LED de modo de espera permanece estrictamente APAGADO.
* Cuando el interruptor principal está abierto (estado lógico BAJO, cerca de 0 V), el LED de modo de espera se ENCIENDE.
* El circuito demuestra con precisión la inversión de estados lógicos (V_in vs. V_out) a través de mediciones prácticas de voltaje.

Público objetivo y nivel: Principiantes en electrónica digital que aprenden puertas lógicas básicas.

Materiales

  • V1: fuente de alimentación de 5 V CC, función: fuente de alimentación principal
  • SW1: interruptor SPST, función: simulador del interruptor de encendido del sistema principal
  • R1: resistencia de 10 kΩ, función: pull-down para el nodo VA
  • U1: CI inversor séxtuple 74HC04, función: puerta lógica NOT
  • R2: resistencia de 330 Ω, función: limitación de corriente del LED
  • D1: LED rojo, función: indicador de modo de espera

Pin-out del CI utilizado

El 74HC04 es un CI inversor séxtuple, lo que significa que contiene seis puertas NOT independientes. Usaremos la primera puerta.

Pin Nombre Función lógica Conexión en este caso
1 1 A Entrada de datos Se conecta a la salida del interruptor (VA)
2 1Y Salida de datos Se conecta a la resistencia del LED (VOUT)
7 GND Tierra Se conecta a la tierra del sistema (0)
14 VCC Alimentación positiva Se conecta al voltaje positivo (VCC)

(Nota: Los otros pines de entrada [3, 5, 9, 11, 13] idealmente deberían estar conectados a tierra en un circuito permanente para evitar entradas flotantes y reducir el consumo de energía, pero se omiten aquí por simplicidad).

Guía de conexionado

  • V1: se conecta entre VCC y 0.
  • SW1: se conecta entre VCC y VA.
  • R1: se conecta entre VA y 0.
  • U1: El Pin 14 se conecta a VCC, el Pin 7 se conecta a 0, el Pin 1 (1 A) se conecta a VA, el Pin 2 (1Y) se conecta a VOUT.
  • R2: se conecta entre VOUT y VLED.
  • D1: el ánodo se conecta a VLED, el cátodo se conecta a 0.

Diagrama de bloques conceptual

Conceptual block diagram — 74HC04 NOT gate
Lectura rápida: entradas → bloque principal → salida (actuador o medida). Resume el esquemático ASCII de la siguiente sección.

Esquemático

VCC --> [ SW1: SPST Switch ] --(Node VA)--> [ U1: 74HC04 Inverter ] --(VOUT)--> [ R2: 330 Ω Resistor ] --(VLED)--> [ D1: Red LED ] --> GND
                                    |
                                    V
                         [ R1: 10 kΩ Pull-down ]
                                    |
                                    V
                                   GND
Esquema Eléctrico

Diagrama eléctrico

Diagrama eléctrico del caso: Indicador de modo de espera
Generado desde la netlist SPICE validada del caso.

🔒 Este diagrama eléctrico es premium. Con la suscripción mensual (7 días gratis) podrás desbloquear el material didáctico completo y el pack PDF listo para imprimir.🔓 Ver planes de acceso premium

Tabla de verdad

Entrada (VA) Salida (VOUT) Estado del LED de modo de espera
0 (LOW) 1 (HIGH) ENCENDIDO
1 (HIGH) 0 (LOW) APAGADO

Mediciones y pruebas

  1. Prueba de la señal de entrada (V_in): Conecta tu multímetro entre el nodo VA y tierra (0). Abre SW1 y verifica que el voltaje esté cerca de 0 V. Cierra SW1 y verifica que el voltaje esté cerca de 5 V.
  2. Prueba de la salida invertida (V_out): Conecta tu multímetro entre el nodo VOUT y tierra (0). Observa la inversión del voltaje: debería estar cerca de 5 V cuando SW1 está abierto, y cerca de 0 V cuando SW1 está cerrado.
  3. Verificación del estado lógico: Observa físicamente D1. Asegúrate de que se encienda solo cuando el sistema principal simulado (SW1) esté apagado.

Netlist SPICE y simulación

Netlist SPICE de referencia (ngspice) — extractoNetlist SPICE completo (ngspice)

* Practical case: Standby mode indicator
.width out=256

* Power Supply
V1 VCC 0 DC 5

* Switch SW1 (Main system power switch simulator)
* Starts closed (system ON, standby OFF), opens at 50us (system OFF, standby ON)
S1 VCC VA SW_CTRL 0 SWMOD
VSW_CTRL SW_CTRL 0 PULSE(5 0 50u 1u 1u 100u 250u)
.model SWMOD SW(VT=2.5 RON=0.1 ROFF=100MEG)

* Pull-down resistor for switch node VA
R1 VA 0 10k

* U1: 74HC04 Hex Inverter IC
* Pin 1 (1A) = VA, Pin 2 (1Y) = VOUT, Pin 14 = VCC, Pin 7 = 0
XU1 VA VOUT VCC 0 74HC04_INV

* Current limiting resistor for LED
* ... (truncated in public view) ...

Copia este contenido en un archivo .cir y ejecútalo con ngspice.

🔒 Parte del contenido de esta sección es premium. Con la suscripción mensual (7 días gratis) tendrás acceso al contenido completo (materiales, conexionado, compilación detallada, validación paso a paso, troubleshooting, mejoras/variantes y checklist) y podrás descargar el pack PDF listo para imprimir.

🔓 Ver planes de acceso premium 

* Practical case: Standby mode indicator
.width out=256

* Power Supply
V1 VCC 0 DC 5

* Switch SW1 (Main system power switch simulator)
* Starts closed (system ON, standby OFF), opens at 50us (system OFF, standby ON)
S1 VCC VA SW_CTRL 0 SWMOD
VSW_CTRL SW_CTRL 0 PULSE(5 0 50u 1u 1u 100u 250u)
.model SWMOD SW(VT=2.5 RON=0.1 ROFF=100MEG)

* Pull-down resistor for switch node VA
R1 VA 0 10k

* U1: 74HC04 Hex Inverter IC
* Pin 1 (1A) = VA, Pin 2 (1Y) = VOUT, Pin 14 = VCC, Pin 7 = 0
XU1 VA VOUT VCC 0 74HC04_INV

* Current limiting resistor for LED
R2 VOUT VLED 330

* D1: Red LED (Standby mode indicator)
D1 VLED 0 DLED
.model DLED D(IS=1e-15 N=1.8 RS=10)

* Subcircuit for 74HC04 Inverter Gate
.subckt 74HC04_INV A Y VCC GND
B1 Y_int GND V=V(VCC,GND)*0.5*(1-tanh(10*(V(A,GND)-2.5)))
Rin A GND 100Meg
Rout Y_int Y 50
.ends

* Simulation Directives
.tran 1u 300u
.op

* Output Directives (Input and Output nodes listed first)
.print tran V(VA) V(VOUT) V(VLED) V(VCC)

.end

Resultados de Simulación (Transitorio)

Resultados de Simulación (Transitorio)
Análisis: The simulation shows that when the switch is closed (VA ≈ 5V), the inverter output VOUT is 0V and the LED is off. When the switch opens at 50us (VA ≈ 0V due to pull-down R1), VOUT goes HIGH (≈ 4.5V) and the LED turns on (VLED ≈ 1.48V). This perfectly matches the intended truth table.
Show raw data table (340 rows) 
Index   time            v(va)           v(vout)         v(vled)         v(vcc)
0	0.000000e+00	4.999950e+00	1.082004e-19	8.223227e-19	5.000000e+00
1	1.000000e-08	4.999950e+00	9.063787e-31	6.888478e-30	5.000000e+00
2	2.000000e-08	4.999950e+00	-9.06379e-31	-6.88848e-30	5.000000e+00
3	4.000000e-08	4.999950e+00	-3.79630e-41	-2.88519e-40	5.000000e+00
4	8.000000e-08	4.999950e+00	1.518521e-41	1.154076e-40	5.000000e+00
5	1.600000e-07	4.999950e+00	1.017634e-51	7.734020e-51	5.000000e+00
6	3.200000e-07	4.999950e+00	-2.54409e-52	-1.93351e-51	5.000000e+00
7	6.400000e-07	4.999950e+00	-2.34426e-62	-1.78164e-61	5.000000e+00
8	1.280000e-06	4.999950e+00	4.262287e-63	3.239338e-62	5.000000e+00
9	2.280000e-06	4.999950e+00	3.983291e-73	3.027301e-72	5.000000e+00
10	3.280000e-06	4.999950e+00	-3.57046e-74	-2.71355e-73	5.000000e+00
11	4.280000e-06	4.999950e+00	-3.93493e-84	-2.99055e-83	5.000000e+00
12	5.280000e-06	4.999950e+00	2.990920e-85	2.273099e-84	5.000000e+00
13	6.280000e-06	4.999950e+00	3.797323e-95	2.885965e-94	5.000000e+00
14	7.280000e-06	4.999950e+00	-2.50545e-96	-1.90414e-95	5.000000e+00
15	8.280000e-06	4.999950e+00	-3.60072e-106	-2.73655e-105	5.000000e+00
16	9.280000e-06	4.999950e+00	2.098779e-107	1.595072e-106	5.000000e+00
17	1.028000e-05	4.999950e+00	3.367893e-117	2.559599e-116	5.000000e+00
18	1.128000e-05	4.999950e+00	-1.75812e-118	-1.33617e-117	5.000000e+00
19	1.228000e-05	4.999950e+00	-3.11579e-128	-2.36800e-127	5.000000e+00
20	1.328000e-05	4.999950e+00	1.472749e-129	1.119289e-128	5.000000e+00
21	1.428000e-05	4.999950e+00	2.856788e-139	2.171159e-138	5.000000e+00
22	1.528000e-05	4.999950e+00	-1.23370e-140	-9.37613e-140	5.000000e+00
23	1.628000e-05	4.999950e+00	-2.59978e-150	-1.97583e-149	5.000000e+00
... (316 more rows) ...


Netlist SPICE de referencia (ngspice)

* Practical case: Standby mode indicator
.width out=256

* Power Supply
V1 VCC 0 DC 5

* Switch SW1 (Main system power switch simulator)
* Starts closed (system ON, standby OFF), opens at 50us (system OFF, standby ON)
S1 VCC VA SW_CTRL 0 SWMOD
VSW_CTRL SW_CTRL 0 PULSE(5 0 50u 1u 1u 100u 250u)
.model SWMOD SW(VT=2.5 RON=0.1 ROFF=100MEG)

* Pull-down resistor for switch node VA
R1 VA 0 10k

* U1: 74HC04 Hex Inverter IC
* Pin 1 (1A) = VA, Pin 2 (1Y) = VOUT, Pin 14 = VCC, Pin 7 = 0
XU1 VA VOUT VCC 0 74HC04_INV

* Current limiting resistor for LED
R2 VOUT VLED 330

* D1: Red LED (Standby mode indicator)
D1 VLED 0 DLED
.model DLED D(IS=1e-15 N=1.8 RS=10)

* Subcircuit for 74HC04 Inverter Gate
.subckt 74HC04_INV A Y VCC GND
B1 Y_int GND V=V(VCC,GND)*0.5*(1-tanh(10*(V(A,GND)-2.5)))
Rin A GND 100Meg
Rout Y_int Y 50
.ends

* Simulation Directives
.tran 1u 300u
.op

* Output Directives (Input and Output nodes listed first)
.print tran V(VA) V(VOUT) V(VLED) V(VCC)

.end

Resultados de Simulación (Transitorio)

Resultados de Simulación (Transitorio)
Análisis: The simulation shows that when the switch is closed (VA ≈ 5V), the inverter output VOUT is 0V and the LED is off. When the switch opens at 50us (VA ≈ 0V due to pull-down R1), VOUT goes HIGH (≈ 4.5V) and the LED turns on (VLED ≈ 1.48V). This perfectly matches the intended truth table.

Errores comunes y cómo evitarlos

  • Omitir la resistencia pull-down (R1): Sin R1, al abrir SW1 se deja el pin de entrada (VA) flotante, lo que puede causar que la puerta NOT oscile de manera impredecible o capte ruido parásito. Asegura siempre el estado BAJO con una resistencia pull-down.
  • Olvidar los pines de alimentación del CI: Es común cablear la entrada y salida de una puerta lógica pero olvidar conectar VCC (Pin 14) y GND (Pin 7) en el propio chip U1. La puerta no funcionará sin alimentación.
  • Invertir la polaridad del LED: Si D1 se instala al revés (cátodo a VLED, ánodo a 0), bloqueará la corriente y nunca se encenderá, incluso cuando VOUT emita correctamente 5 V.

Solución de problemas

  • Síntoma: El LED de modo de espera siempre está APAGADO.
  • Causa: El LED podría estar al revés, R2 podría tener un valor demasiado alto o al CI le falta alimentación.
  • Solución: Verifica la orientación del LED (pata larga a VLED). Comprueba que los pines 14 y 7 de U1 estén conectados de forma segura a VCC y 0.
  • Síntoma: El LED de modo de espera siempre está ENCENDIDO, independientemente del interruptor.
  • Causa: El interruptor no está conectado correctamente a VCC, o los contactos del interruptor están defectuosos, dejando la entrada permanentemente en estado BAJO por R1.
  • Solución: Mide el nodo VA. Si se mantiene en 0 V cuando el interruptor está cerrado, revisa el cableado desde VCC hasta SW1.
  • Síntoma: El LED de modo de espera parpadea cuando el interruptor está abierto.
  • Causa: El nodo VA está flotando. Es probable que R1 esté desconectada o mal colocada.
  • Solución: Asegúrate de que R1 conecte firmemente el nodo VA directo a tierra (0).

Posibles mejoras y extensiones

  • Añadir un indicador de «Sistema principal ENCENDIDO»: Conecta un LED verde y una resistencia de 330 Ω directamente al nodo VA para mostrar cuándo el sistema principal está funcionando activamente, creando un indicador visual de doble estado.
  • Controlar múltiples indicadores de modo de espera: Usa otra de las puertas NOT no utilizadas en el 74HC04 (por ejemplo, entrada en el pin 3 conectada a VA, salida en el pin 4) para controlar un indicador de modo de espera secundario o un zumbador piezoeléctrico de baja potencia.

Más Casos Prácticos en Prometeo.blog

Encuentra este producto y/o libros sobre este tema en Amazon

Ir a Amazon

Como afiliado de Amazon, gano con las compras que cumplan los requisitos. Si compras a través de este enlace, ayudas a mantener este proyecto.

Quiz rápido

Pregunta 1: ¿Cuál es el objetivo principal del circuito descrito en el artículo?




Carlos Núñez Zorrilla
Carlos Núñez Zorrilla
Electronics & Computer Engineer

Ingeniero Superior en Electrónica de Telecomunicaciones e Ingeniero en Informática (titulaciones oficiales en España).

Sígueme: