Nivel: Medio | Objetivo: Analizar y ensamblar un circuito doblador de tensión para aumentar la tensión pico de una señal de CA.

Objetivo y caso de uso

En este caso práctico, construirás un doblador de tensión de media onda (una cascada básica de Villard/Greinacher) utilizando dos diodos y dos condensadores. Este circuito rectifica una entrada de CA mientras eleva simultáneamente la tensión, produciendo una salida de CC aproximadamente igual al doble de la tensión pico de la fuente de CA.

Por qué este circuito es útil en el mundo real:
* Generación de fuentes de polarización de alta tensión para componentes como válvulas de vacío, tubos de rayos catódicos o tubos fotomultiplicadores.
* Proporcionar rieles de tensión más altos para etapas específicas de amplificadores operacionales sin requerir un transformador elevador voluminoso y personalizado.
* Alimentación de dispositivos electrostáticos de baja corriente, ionizadores o tubos Geiger-Müller.

Resultado esperado:
* La señal de entrada (V_in_AC) funciona como una onda sinusoidal estándar.
* La tensión de salida (V_out_DC) mide aproximadamente 2 × Vpeak de la señal de entrada, menos las caídas de tensión directa de los dos diodos.
* Habrá tensión de rizado presente en la salida de CC y aumentará notablemente cuando se conecte una carga mayor (menor resistencia).

Público objetivo: Estudiantes de electrónica de nivel intermedio que aprenden sobre la conversión de CA a CC y las topologías fundamentales de multiplicadores.

Materiales

• V1: Fuente de CA de 12 Vrms (aprox. 17 Vpeak), 50/60 Hz, función: señal de entrada de CA principal
• D1: Diodo rectificador 1N4007, función: primera etapa de fijación (clamping)
• D2: Diodo rectificador 1N4007, función: segunda etapa rectificadora de pico
• C1: Condensador electrolítico de 100 µF / 50 V, función: acoplamiento de CA y almacenamiento de carga intermedio
• C2: Condensador electrolítico de 100 µF / 50 V, función: suavizado de salida y almacenamiento de carga final
• R1: Resistencia de 10 kΩ, función: carga de salida ligera para descargar los condensadores de forma segura después de apagar

Guía de conexionado

• V1: se conecta entre el nodo NODE_AC y el nodo 0 (GND).
• C1: se conecta entre el nodo NODE_AC (terminal negativo) y el nodo NODE_MID (terminal positivo).
• D1: se conecta entre el nodo 0 (ánodo) y el nodo NODE_MID (cátodo).
• D2: se conecta entre el nodo NODE_MID (ánodo) y el nodo VOUT (cátodo).
• C2: se conecta entre el nodo VOUT (terminal positivo) y el nodo 0 (terminal negativo).
• R1: se conecta entre el nodo VOUT y el nodo 0.

Diagrama de bloques conceptual

Esquemático

GND
                                                        |
                                                  [ D1: 1N4007 ]
                                                        |
                                                        v
GND --> [ V1: 12Vrms AC ] --(NODE_AC)--> [ C1: 100µF ] --(NODE_MID)--> [ D2: 1N4007 ] --(VOUT)--> [ R1: 10 kΩ ] --> GND
                                                                                            |
                                                                                            +---> [ C2: 100µF ] --> GND

Diagrama eléctrico

🔒 Este diagrama eléctrico es premium. Con el pase de 7 días o la suscripción mensual podrás desbloquear el material didáctico completo y el pack PDF listo para imprimir.🔓 Ver planes de acceso premium

Mediciones y pruebas

1. Medir el pico de entrada de CA: Conecta un osciloscopio o un multímetro (en modo CA) entre el nodo NODE_AC y el nodo 0. Una entrada de 12 Vrms debería medir aproximadamente 17 V pico.
2. Medir la tensión de CC intermedia: Coloca un multímetro (en modo CC) a través de C1. Deberías leer aproximadamente Vpeak – 0.7 V (alrededor de 16.3 VDC).
3. Medir la salida doblada (V_out_DC): Mide entre VOUT y 0 en modo CC. La tensión debería ser aproximadamente 2 × Vpeak – 1.4 V (alrededor de 32.6 VDC).
4. Observar el rizado de salida: Cambia el osciloscopio a acoplamiento de CA y mide en VOUT. Observarás una onda de rizado que coincide con la frecuencia de la fuente de entrada (rectificación de media onda).
5. Probar la dependencia de la carga: Cambia R1 por una resistencia de 1 kΩ. Observa cómo la tensión de CC de salida cae y la amplitud del rizado aumenta significativamente, lo que demuestra que esta topología es más adecuada para aplicaciones de baja corriente.

Netlist SPICE y simulación

Netlist SPICE de referencia (ngspice) — extractoNetlist SPICE completo (ngspice)

* Practical case: Half-wave voltage doubler
.width out=256

* Main AC Input Signal (12 Vrms -> ~16.97 Vpeak, 50 Hz)
V1 NODE_AC 0 SIN(0 16.97056 50)

* AC coupling and intermediate charge storage
* Connected with NODE_MID as positive and NODE_AC as negative terminal
C1 NODE_MID NODE_AC 100u

* First clamping stage rectifier diode
D1 0 NODE_MID 1N4007

* Second peak rectifier stage diode
D2 NODE_MID VOUT 1N4007

* Output smoothing and final charge storage
C2 VOUT 0 100u

* Light output load to safely discharge capacitors
* ... (truncated in public view) ...

Copia este contenido en un archivo .cir y ejecútalo con ngspice.

🔒 Parte del contenido de esta sección es premium. Con el pase de 7 días o la suscripción mensual tendrás acceso al contenido completo (materiales, conexionado, compilación detallada, validación paso a paso, troubleshooting, mejoras/variantes y checklist) y podrás descargar el pack PDF listo para imprimir.

🔓 Ver planes de acceso premium

* Practical case: Half-wave voltage doubler
.width out=256

* Main AC Input Signal (12 Vrms -> ~16.97 Vpeak, 50 Hz)
V1 NODE_AC 0 SIN(0 16.97056 50)

* AC coupling and intermediate charge storage
* Connected with NODE_MID as positive and NODE_AC as negative terminal
C1 NODE_MID NODE_AC 100u

* First clamping stage rectifier diode
D1 0 NODE_MID 1N4007

* Second peak rectifier stage diode
D2 NODE_MID VOUT 1N4007

* Output smoothing and final charge storage
C2 VOUT 0 100u

* Light output load to safely discharge capacitors
R1 VOUT 0 10k

* Diode Model for 1N4007
.model 1N4007 D(IS=7.02767n RS=0.0341512 N=1.80803 EG=1.05743 XTI=5 BV=1000 IBV=5e-08 CJO=1e-11 VJ=0.7 M=0.5 FC=0.5 TT=1e-07)

* Simulation Directives
.print tran V(NODE_AC) V(VOUT) V(NODE_MID)
.tran 100u 500m
.op
.end
* --- GPT review (BOM/Wiring/SPICE) ---
* circuit_ok=true
* simulation_summary: The simulation shows the input AC voltage swinging between approximately -17V and +17V. The intermediate node (NODE_MID) is clamped and shifted, reaching a peak of about 32.6V. The output voltage (VOUT) successfully charges up to approximately 32V, which is nearly double the peak input voltage, confirming the voltage doubler operation.
* overall_comment: The SPICE netlist perfectly matches the BOM and wiring guide. The simulation results clearly demonstrate the expected behavior of a half-wave voltage doubler, with the output voltage reaching approximately twice the peak input voltage. This is an excellent didactic example.
* --------------------------------------

Resultados de Simulación (Transitorio)

Análisis: The simulation shows the input AC voltage swinging between approximately -17V and +17V. The intermediate node (NODE_MID) is clamped and shifted, reaching a peak of about 32.6V. The output voltage (VOUT) successfully charges up to approximately 32V, which is nearly double the peak input voltage, confirming the voltage doubler operation.

Show raw data table (5027 rows)

Index   time            v(node_ac)      v(vout)         v(node_mid)
0	0.000000e+00	0.000000e+00	2.565925e-21	-1.89144e-18
1	1.000000e-06	5.331459e-03	5.419582e-10	5.331457e-03
2	2.000000e-06	1.066292e-02	1.097125e-09	1.066291e-02
3	4.000000e-06	2.132583e-02	2.236679e-09	2.132582e-02
4	8.000000e-06	4.265162e-02	4.716739e-09	4.265162e-02
5	1.600000e-05	8.530298e-02	1.109752e-08	8.530296e-02
6	2.994581e-05	1.596525e-01	3.640348e-08	1.596524e-01
7	4.360349e-05	2.324629e-01	1.285942e-07	2.324628e-01
8	5.923389e-05	3.157848e-01	6.926674e-07	3.157841e-01
9	7.569182e-05	4.035098e-01	4.463881e-06	4.035053e-01
10	9.313209e-05	4.964590e-01	3.310357e-05	4.964259e-01
11	1.114841e-04	5.942514e-01	2.714571e-04	5.939798e-01
12	1.306697e-04	6.964642e-01	2.279240e-03	6.941849e-01
13	1.507869e-04	8.036134e-01	1.447578e-02	7.891374e-01
14	1.727320e-04	9.204617e-01	5.134539e-02	8.691153e-01
15	1.929217e-04	1.027924e+00	1.015818e-01	9.263400e-01
16	2.144482e-04	1.142457e+00	1.586780e-01	9.837739e-01
17	2.454175e-04	1.307137e+00	2.410344e-01	1.066092e+00
18	2.845422e-04	1.515006e+00	3.449894e-01	1.169993e+00
19	3.627917e-04	1.930024e+00	5.525467e-01	1.377419e+00
20	4.627917e-04	2.458671e+00	8.169450e-01	1.641599e+00
21	5.627917e-04	2.984892e+00	1.080147e+00	1.904524e+00
22	6.627917e-04	3.508167e+00	1.341889e+00	2.165935e+00
23	7.627917e-04	4.027980e+00	1.601917e+00	2.425574e+00
... (5003 more rows) ...

Errores comunes y cómo evitarlos

• Invertir la polaridad del diodo: Instalar D1 o D2 al revés fijará la tensión a un potencial negativo en lugar de positivo, o bloqueará por completo que la carga llegue a la salida. Comprueba siempre la banda plateada que indica el cátodo.
• Polaridad incorrecta del condensador: Los condensadores electrolíticos fallarán o se reventarán si se polarizan en inversa. Asegúrate de que el terminal positivo de C1 mire hacia la unión de los diodos (NODE_MID) y el terminal positivo de C2 mire hacia VOUT.
• Usar condensadores con una clasificación de tensión baja: C2 debe soportar la tensión completamente doblada (2 × Vpeak). Usar un condensador de 25 V para una salida de 34 V causará un fallo inmediato. Selecciona siempre condensadores clasificados para al menos 2.5 × Vpeak de la fuente de CA.

Solución de problemas

• Síntoma: La tensión de salida es solo igual a Vpeak (no doblada).
  • Causa: C1 está en cortocircuito, o D1 está abierto/dañado.
  • Solución: Verifica la continuidad de D1 usando la prueba de diodos de un multímetro y revisa C1 en busca de cortocircuitos internos.
• Síntoma: La tensión de salida (VOUT) es cero o cercana a cero.
  • Causa: D2 está instalado al revés (bloqueando el flujo de CC), o la resistencia de carga R1 está completamente en cortocircuito/es demasiado pequeña, colapsando la carga del multiplicador.
  • Solución: Verifica la orientación de D2 y asegúrate de que R1 sea de al menos 10 kΩ para las pruebas.
• Síntoma: Fuerte estallido o condensador abultado al encender.
  • Causa: Se excedió la clasificación de tensión de C2 o se conectó con polaridad invertida.
  • Solución: Desconecta la alimentación inmediatamente. Reemplaza el condensador dañado, verificando dos veces la polaridad correcta y una clasificación de tensión segura (por ejemplo, ≥ 50 V).

Posibles mejoras y extensiones

• Añadir etapas multiplicadoras: Conecta en cascada diodos y condensadores adicionales para convertir este circuito en un triplicador o cuadruplicador de tensión de Cockcroft-Walton para potenciales de CC aún mayores.
• Construir un doblador de tensión de onda completa: Reconfigura el circuito a una topología de doblador de onda completa para duplicar la frecuencia de rizado, lo que reduce el tamaño requerido de los condensadores de filtro para mantener una salida estable bajo carga.

Más Casos Prácticos en Prometeo.blog

Carlos Núñez Zorrilla

Electronics & Computer Engineer

Ingeniero Superior en Electrónica de Telecomunicaciones e Ingeniero en Informática (titulaciones oficiales en España).

Sígueme:

¿Quiénes somos?

Nivel: Medio. Diseñar un oscilador astable NE555 donde una LDR modula la frecuencia de salida en función de la luz ambiental.

Objetivo y caso de uso

En este proyecto, construirás un oscilador astable utilizando el CI temporizador 555, donde una resistencia dependiente de la luz (LDR) sustituye a una de las resistencias de temporización estándar. Esta sustitución cambia dinámicamente el tono de un altavoz piezoeléctrico dependiendo de la cantidad de luz que incide sobre el sensor.

Este circuito es muy útil en el mundo real:
* Sirve como sensor auditivo para advertencias luminosas, como una alarma para la puerta de un refrigerador que se ha quedado abierta.
* Actúa como un bloque de construcción fundamental para instrumentos musicales electrónicos sencillos, como un theremín óptico básico.
* Proporciona indicadores de accesibilidad, ofreciendo una retroalimentación de audio distintiva para que los usuarios con discapacidad visual sepan si las luces están encendidas o apagadas en una habitación.
* Demuestra cómo convertir una propiedad física analógica variable (luminosidad) en una señal eléctrica modulada en frecuencia.

Resultado esperado:
* El altavoz piezoeléctrico emitirá un tono continuo y audible.
* La frecuencia (tono) del sonido aumentará significativamente cuando la LDR se exponga a luz brillante.
* La frecuencia del sonido caerá a un tono más grave cuando la LDR esté cubierta o en un entorno oscuro.
* El condensador de temporización principal se cargará y descargará continuamente entre 1/3 y 2/3 del voltaje de alimentación.

Público objetivo y nivel: Estudiantes de electrónica de nivel intermedio que buscan combinar sensores analógicos con CIs de temporización estándar.

Materiales

• V1: Fuente de alimentación de 9 V CC
• U1: CI temporizador NE555, función: oscilador astable
• R1: Resistencia de 1 kΩ, función: resistencia de temporización fija que limita la corriente de descarga
• R2: Fotorresistencia (LDR), función: resistencia de temporización variable modulada por luz
• C1: Condensador cerámico de 100 nF, función: condensador principal de temporización del oscilador
• C2: Condensador cerámico de 10 nF, función: estabilización del voltaje de control para U1
• C3: Condensador electrolítico de 10 µF, función: acoplamiento de CA para el altavoz
• LS1: Altavoz piezoeléctrico, función: salida de audio

Guía de conexionado

• V1: se conecta entre el nodo VCC y el nodo 0 (GND).
• U1 Pin 1 (GND): se conecta al nodo 0.
• U1 Pin 8 (VCC): se conecta al nodo VCC.
• U1 Pin 4 (RESET): se conecta al nodo VCC.
• U1 Pin 7 (DISCHARGE): se conecta al nodo DISCH.
• U1 Pin 2 (TRIGGER): se conecta al nodo TRIG_THR.
• U1 Pin 6 (THRESHOLD): se conecta al nodo TRIG_THR.
• U1 Pin 5 (CONTROL): se conecta al nodo CTRL.
• U1 Pin 3 (OUTPUT): se conecta al nodo OUT.
• R1: se conecta entre el nodo VCC y el nodo DISCH.
• R2: se conecta entre el nodo DISCH y el nodo TRIG_THR.
• C1: se conecta entre el nodo TRIG_THR y el nodo 0.
• C2: se conecta entre el nodo CTRL y el nodo 0.
• C3: se conecta entre el nodo OUT (terminal positivo) y el nodo SPK_IN (terminal negativo).
• LS1: se conecta entre el nodo SPK_IN y el nodo 0.

Diagrama de bloques conceptual

Esquemático

Inputs / Timing Network                                        Processing                      Output / Load
=======================                                        ==========                      =============

[ VCC --> R1: 1 kΩ ] -----------------------(DISCH: Pin 7)----> [ U1: NE555 Timer ]
                                                               [                 ]
[ Node DISCH --> R2: LDR (Light Mod.) ] ---(TRIG_THR: Pins 2,6)[                 ]
                                                               [  (Oscillator)   ] --(OUT: Pin 3)--> [ C3: 10µF ] --(SPK_IN)--> [ LS1: Speaker ] --> GND
[ Node TRIG_THR --> C1: 100nF --> GND ] ---(Timing Ref)------> [                 ]
                                                               [                 ]
[ Node CTRL --> C2: 10nF --> GND ] --------(CTRL: Pin 5)-----> [                 ]

Diagrama eléctrico

🔒 Este diagrama eléctrico es premium. Con el pase de 7 días o la suscripción mensual podrás desbloquear el material didáctico completo y el pack PDF listo para imprimir.🔓 Ver planes de acceso premium

Mediciones y pruebas

1. Resistencia de la LDR: Antes de insertar la LDR en el circuito, mide su resistencia con un multímetro digital. Registra el valor en oscuridad absoluta (debería ser muy alto, ej., > 50 kΩ) y bajo la iluminación directa de una linterna (debería disminuir significativamente, ej., < 1 kΩ).
2. Voltaje del condensador: Alimenta el circuito ensamblado. Usa un osciloscopio para sondear el nodo TRIG_THR con respecto a tierra (nodo 0). Deberías observar una forma de onda continua de carga y descarga (similar a una aleta de tiburón o un triángulo) oscilando exactamente entre 3 V y 6 V (que corresponden a 1/3 y 2/3 de la fuente de 9 V).
3. Frecuencia de salida: Conecta un osciloscopio o un frecuencímetro al nodo OUT con respecto a tierra. Ilumina directamente la LDR con una linterna y observa cómo la frecuencia aumenta rápidamente. Cubre el sensor con tu mano para simular la oscuridad y observa cómo la frecuencia cae.

Netlist SPICE y simulación

Netlist SPICE de referencia (ngspice) — extractoNetlist SPICE completo (ngspice)

* Light-controlled oscillator (NE555 astable)
.width out=256

.op
.tran 10u 5m uic
.print tran V(TRIG_THR) V(OUT) V(VCC) V(SPK_IN)

* Power Supply
V1 VCC 0 DC 9

* 555 Timer IC Subcircuit Definition
.subckt NE555 1 2 3 4 5 6 7 8
* Pins: 1:GND 2:TRIG 3:OUT 4:RESET 5:CTRL 6:THR 7:DISCH 8:VCC
* Internal voltage divider
R1 8 5 5k
R2 5 N_TRIG_REF 5k
R3 N_TRIG_REF 1 5k

* Comparators using continuous tanh functions for robust convergence
B_S N_S 1 V=0.5 + 0.5*tanh(100 * (V(N_TRIG_REF) - V(2)))
* ... (truncated in public view) ...

Copia este contenido en un archivo .cir y ejecútalo con ngspice.

🔒 Parte del contenido de esta sección es premium. Con el pase de 7 días o la suscripción mensual tendrás acceso al contenido completo (materiales, conexionado, compilación detallada, validación paso a paso, troubleshooting, mejoras/variantes y checklist) y podrás descargar el pack PDF listo para imprimir.

🔓 Ver planes de acceso premium

* Light-controlled oscillator (NE555 astable)
.width out=256

.op
.tran 10u 5m uic
.print tran V(TRIG_THR) V(OUT) V(VCC) V(SPK_IN)

* Power Supply
V1 VCC 0 DC 9

* 555 Timer IC Subcircuit Definition
.subckt NE555 1 2 3 4 5 6 7 8
* Pins: 1:GND 2:TRIG 3:OUT 4:RESET 5:CTRL 6:THR 7:DISCH 8:VCC
* Internal voltage divider
R1 8 5 5k
R2 5 N_TRIG_REF 5k
R3 N_TRIG_REF 1 5k

* Comparators using continuous tanh functions for robust convergence
B_S N_S 1 V=0.5 + 0.5*tanh(100 * (V(N_TRIG_REF) - V(2)))
B_R N_R 1 V=0.5 + 0.5*tanh(100 * (V(6) - V(5)))
B_RESET N_RESET 1 V=0.5 + 0.5*tanh(100 * (0.7 - (V(4) - V(1))))

* SR Latch (Behavioral RC model ensuring smooth transitions)
B_INT N_INT 1 V=(V(N_RESET)<=0.5) * ( (V(N_S)>=0.5) + (V(N_S)<0.5) * (V(N_R)<=0.5) * V(N_INT_CAP) )
R_INT N_INT N_INT_CAP 100
C_INT N_INT_CAP 1 1n

* Output stage (Push-pull behavior)
B_OUT N_OUT 1 V=(V(N_INT_CAP)>0.5) * V(8)
R_OUT N_OUT 3 10

* Discharge stage (Open collector behavior)
B_DISCH 7 1 I=V(7) * ( (V(N_INT_CAP)<0.5)*0.1 + (V(N_INT_CAP)>=0.5)*1e-9 )
.ends

* Main Circuit
XU1 0 TRIG_THR OUT VCC CTRL TRIG_THR DISCH VCC NE555
R1 VCC DISCH 1k
R2 DISCH TRIG_THR 10k
C1 TRIG_THR 0 100n
C2 CTRL 0 10n
C3 OUT SPK_IN 10u
RLS1 SPK_IN 0 1k

.end
* --- GPT review (BOM/Wiring/SPICE) ---
* circuit_ok=true
* simulation_summary: The transient simulation shows the trigger/threshold voltage oscillating between approximately 3V (1/3 VCC) and 6V (2/3 VCC), and the output toggling between near 0V and near 9V. The AC-coupled speaker input (SPK_IN) correctly centers around 0V during operation.
* bom_vs_spice equivalences ignored:
*   - Photoresistor (LDR) R2 modeled as a fixed 10k resistor.
*   - Piezoelectric speaker LS1 modeled as a 1k resistor RLS1.
* overall_comment: The SPICE netlist accurately represents the light-controlled oscillator described in the BOM and wiring guide. The NE555 subcircuit functions correctly as an astable multivibrator, and the simulation results confirm the expected oscillation. The circuit is perfectly suitable as a didactic example.
* --------------------------------------

Resultados de Simulación (Transitorio)

Análisis: The transient simulation shows the trigger/threshold voltage oscillating between approximately 3V (1/3 VCC) and 6V (2/3 VCC), and the output toggling between near 0V and near 9V. The AC-coupled speaker input (SPK_IN) correctly centers around 0V during operation.

Show raw data table (631 rows)

Index   time            v(trig_thr)     v(out)          v(vcc)          v(spk_in)
0	1.000000e-07	8.901188e-06	0.000000e+00	9.000000e+00	0.000000e+00
1	1.014392e-07	2.067642e-05	8.910891e+00	9.000000e+00	8.910890e+00
2	1.043176e-07	4.422687e-05	8.910891e+00	9.000000e+00	8.910887e+00
3	1.100744e-07	9.132756e-05	8.910891e+00	9.000000e+00	8.910882e+00
4	1.215880e-07	1.855282e-04	8.910891e+00	9.000000e+00	8.910872e+00
5	1.446152e-07	3.739266e-04	8.910891e+00	9.000000e+00	8.910852e+00
6	1.906696e-07	7.507115e-04	8.910892e+00	9.000000e+00	8.910811e+00
7	2.827784e-07	1.504234e-03	8.910893e+00	9.000000e+00	8.910730e+00
8	4.361485e-07	2.758782e-03	8.910894e+00	9.000000e+00	8.910595e+00
9	6.136134e-07	4.210203e-03	8.910896e+00	9.000000e+00	8.910438e+00
10	8.824756e-07	6.408686e-03	8.910898e+00	9.000000e+00	8.910201e+00
11	1.315870e-06	9.951414e-03	8.910902e+00	9.000000e+00	8.909818e+00
12	2.182659e-06	1.703268e-02	8.910909e+00	9.000000e+00	8.909054e+00
13	3.916236e-06	3.117850e-02	8.910925e+00	9.000000e+00	8.907525e+00
14	7.383392e-06	5.940335e-02	8.910955e+00	9.000000e+00	8.904468e+00
15	1.000000e-05	8.064538e-02	8.910978e+00	9.000000e+00	8.902161e+00
16	1.069343e-05	8.626452e-02	8.910985e+00	9.000000e+00	8.901550e+00
17	1.208029e-05	9.749572e-02	8.910997e+00	9.000000e+00	8.900328e+00
18	1.485402e-05	1.199157e-01	8.911021e+00	9.000000e+00	8.897884e+00
19	2.040147e-05	1.645865e-01	8.911070e+00	9.000000e+00	8.892998e+00
20	3.040147e-05	2.445449e-01	8.911158e+00	9.000000e+00	8.884197e+00
21	4.040147e-05	3.237797e-01	8.911246e+00	9.000000e+00	8.875405e+00
22	5.040147e-05	4.022975e-01	8.911334e+00	9.000000e+00	8.866622e+00
23	6.040147e-05	4.801047e-01	8.911422e+00	9.000000e+00	8.857848e+00
... (607 more rows) ...

Errores comunes y cómo evitarlos

• Intercambiar las posiciones de R1 y la LDR: Si la LDR se coloca entre VCC y el pin 7 (DISCHARGE), la luz intensa reducirá su resistencia a casi cero. Cuando el NE555 intente descargar el condensador conectando el pin 7 a tierra, creará un casi cortocircuito desde VCC hasta tierra, lo que podría destruir el CI. Mantén siempre una resistencia de seguridad fija (R1) en la posición superior.
• Elegir el valor incorrecto para C1: Si C1 es demasiado grande (como un condensador electrolítico de 10 µF), el oscilador funcionará a una frecuencia sub-audio, produciendo una serie de clics en lugar de un tono. Mantente en el rango de 10 nF a 100 nF para obtener resultados audibles.
• Omitir el condensador de acoplamiento de CA (C3): Conectar el altavoz piezoeléctrico directamente desde el pin de salida a tierra fuerza un desplazamiento de CC constante a través del altavoz, lo que consume energía innecesaria y puede degradar el componente con el tiempo. Utiliza siempre un condensador de acoplamiento de CA para bloquear la componente de CC.

Solución de problemas

• Síntoma: El altavoz emite un sonido de chasquido o tictac continuo en lugar de un tono musical.
  • Causa: La frecuencia de oscilación es demasiado baja, probablemente por debajo de 20 Hz.
  • Solución: Comprueba el valor de C1. Asegúrate de que es un condensador cerámico de 100 nF (a menudo marcado como 104) y no un condensador electrolítico mucho más grande. Además, asegúrate de que la LDR no esté en oscuridad total.
• Síntoma: No se produce ningún sonido y el chip NE555 se siente caliente al tacto.
  • Causa: Un cortocircuito durante el ciclo de descarga.
  • Solución: Desconecta la alimentación inmediatamente. Verifica que R1 sea una resistencia fija de 1 kΩ y que la LDR esté colocada estrictamente entre los pines 7 y 6, NO entre VCC y el pin 7.
• Síntoma: Se escucha un tono, pero el tono apenas cambia al pasar la mano sobre el sensor.
  • Causa: La variación de resistencia de la LDR en las condiciones de iluminación actuales es demasiado pequeña, o la luz ambiental de la habitación es demasiado uniforme.
  • Solución: Prueba el circuito iluminando la LDR directamente con una fuente de luz muy enfocada (como la linterna de un smartphone), y luego cúbrela completamente con un vaso oscuro. Si el tono sigue sin cambiar mucho, verifica que R2 sea efectivamente una LDR y no una resistencia fija estándar por error.

Posibles mejoras y extensiones

• Potenciómetro de sintonización manual: Añade un potenciómetro de 10 kΩ en serie con la LDR. Esto te permite compensar manualmente la resistencia total, proporcionando una forma de ajustar el «tono base» del oscilador para diferentes condiciones de iluminación de la habitación.
• Respuesta a la luz inversa: Modifica la configuración para que el tono disminuya a medida que aumenta la luz. Esto se puede lograr recableando la sección de temporización (teniendo en cuenta las resistencias de seguridad) o usando un transistor secundario para invertir el comportamiento de la LDR sobre el voltaje de control (Pin 5) del NE555 en lugar de la red de temporización estándar.

Más Casos Prácticos en Prometeo.blog

Carlos Núñez Zorrilla

Electronics & Computer Engineer

Ingeniero Superior en Electrónica de Telecomunicaciones e Ingeniero en Informática (titulaciones oficiales en España).

Sígueme:

¿Quiénes somos?

Nivel: Medio – Utilice una resistencia de muy bajo valor para medir indirectamente la corriente de una carga de CC a través de la caída de tensión.

Objetivo y caso de uso

Construirá un circuito de corriente continua (CC) que cuenta con una carga ficticia (dummy load) principal y una resistencia en serie de bajo valor, conocida como shunt. Al medir la pequeña caída de tensión a través de este shunt, calculará indirectamente la corriente total que fluye por el circuito utilizando la Ley de Ohm.

Por qué es útil:
* Medición segura de alta corriente: Evita hacer pasar corrientes masivas directamente a través de los circuitos internos, potencialmente frágiles, de su multímetro.
* Monitorización continua: Permite que los microcontroladores o paneles analógicos realicen un seguimiento constante del consumo de energía sin abrir el circuito.
* Protección contra sobrecorriente: Proporciona una señal de tensión proporcional que puede activar un mecanismo de apagado si la corriente excede los límites seguros.
* Reducción de la tensión de carga (burden voltage): Personalizar el tamaño del shunt minimiza la interferencia que el instrumento de medición impone sobre el circuito en funcionamiento.

Resultado esperado:
* Generará una caída de tensión medible en el rango de los milivoltios a través de la resistencia shunt de lado bajo (low-side).
* Calculará correctamente la corriente de la carga ($I = V/R$) a partir de la tensión observada.
* Verificará la disipación de potencia (P = I^2 × R) del shunt para asegurar que opera dentro de límites térmicos seguros.

Público objetivo y nivel: Estudiantes de electrónica de nivel intermedio que aprenden técnicas de medición indirecta y cálculos de potencia.

Materiales

• V1: fuente de alimentación de 12 V CC, función: fuente de energía principal
• R_LOAD: resistencia de 24 Ω (10 W), función: carga principal de CC
• R_SHUNT: resistencia de 1 Ω (1 W), función: shunt detector de corriente
• VM1: Multímetro digital, función: medir la caída de tensión a través del shunt

Guía de conexionado

• V1: conecta el terminal positivo al nodo VCC y el terminal negativo al nodo 0 (GND).
• R_LOAD: se conecta entre el nodo VCC y el nodo SENSE.
• R_SHUNT: se conecta entre el nodo SENSE y el nodo 0 (GND).
• VM1: conecta la sonda positiva al nodo SENSE y la sonda negativa al nodo 0 (GND) para medir la caída de tensión a través del shunt.

Diagrama de bloques conceptual

Esquemático

[ V1: 12 V VCC ] --> [ R_LOAD: 24 Ω ] --(Node SENSE)--> [ R_SHUNT: 1 Ω ] --> GND
                                           |
                                           +--(+ probe)--> [ VM1: Multimeter ] --(- probe)--> GND

Diagrama eléctrico

🔒 Este diagrama eléctrico es premium. Con el pase de 7 días o la suscripción mensual podrás desbloquear el material didáctico completo y el pack PDF listo para imprimir.🔓 Ver planes de acceso premium

Mediciones y pruebas

1. Verificar la fuente de alimentación: Encienda V1 y mida la tensión en el nodo VCC con respecto al nodo 0. Debería leer exactamente 12 V.
2. Medir la tensión del shunt (Vshunt): Configure su multímetro en el rango de milivoltios o voltios de CC. Mida la tensión en el nodo SENSE con respecto al nodo 0. Con una carga de 24 Ω y un shunt de 1 Ω (25 Ω en total), debería medir aproximadamente 480 mV (0.48 V).
3. Calcular la corriente: Utilice la ley de Ohm (I = Vshunt / Rshunt). Divida la medición de 0.48 V por 1 Ω. La corriente total que fluye por el circuito es de 480 mA (0.48 A).
4. Calcular la disipación de potencia: Calcule la potencia disipada por el shunt usando P = Vshunt × I. En este caso, 0.48 V × 0.48 A = 0.23 W. Debido a que seleccionamos una resistencia de 1 W, está operando de manera segura dentro de sus límites.
5. Medir la caída de tensión de la carga: Mida la tensión entre el nodo VCC y el nodo SENSE. Debería ser aproximadamente 11.52 V, confirmando que el shunt «roba» muy poca tensión de la carga principal.

Netlist SPICE y simulación

Netlist SPICE de referencia (ngspice)

* Practical case: Current measurement with shunt
.width out=256

* Main power source
V1 VCC 0 DC 12

* Primary DC load
R_LOAD VCC SENSE 24

* Current sensing shunt
R_SHUNT SENSE 0 1

* Simulation commands
.op
.tran 1u 100u

* Print the input voltage and the voltage drop across the shunt (VM1)
.print tran V(VCC) V(SENSE)

.end

Copia este contenido en un archivo .cir y ejecútalo con ngspice.

Resultados de Simulación (Transitorio)

Análisis: The simulation shows a constant 12V supply at VCC and a constant 0.48V at the SENSE node. This perfectly matches the theoretical voltage divider calculation (12V * 1Ω / 25Ω = 0.48V), indicating a current of 0.48A.

Show raw data table (108 rows)

Index   time            v(vcc)          v(sense)
0	0.000000e+00	1.200000e+01	4.800000e-01
1	1.000000e-08	1.200000e+01	4.800000e-01
2	2.000000e-08	1.200000e+01	4.800000e-01
3	4.000000e-08	1.200000e+01	4.800000e-01
4	8.000000e-08	1.200000e+01	4.800000e-01
5	1.600000e-07	1.200000e+01	4.800000e-01
6	3.200000e-07	1.200000e+01	4.800000e-01
7	6.400000e-07	1.200000e+01	4.800000e-01
8	1.280000e-06	1.200000e+01	4.800000e-01
9	2.280000e-06	1.200000e+01	4.800000e-01
10	3.280000e-06	1.200000e+01	4.800000e-01
11	4.280000e-06	1.200000e+01	4.800000e-01
12	5.280000e-06	1.200000e+01	4.800000e-01
13	6.280000e-06	1.200000e+01	4.800000e-01
14	7.280000e-06	1.200000e+01	4.800000e-01
15	8.280000e-06	1.200000e+01	4.800000e-01
16	9.280000e-06	1.200000e+01	4.800000e-01
17	1.028000e-05	1.200000e+01	4.800000e-01
18	1.128000e-05	1.200000e+01	4.800000e-01
19	1.228000e-05	1.200000e+01	4.800000e-01
20	1.328000e-05	1.200000e+01	4.800000e-01
21	1.428000e-05	1.200000e+01	4.800000e-01
22	1.528000e-05	1.200000e+01	4.800000e-01
23	1.628000e-05	1.200000e+01	4.800000e-01
... (84 more rows) ...

Errores comunes y cómo evitarlos

• Usar un shunt con demasiada resistencia: Si el valor del shunt es demasiado alto (ej. 100 Ω), crea una «tensión de carga» (burden voltage) masiva, privando a la carga real de energía y alterando el comportamiento del circuito. Utilice siempre valores bajos (típicamente 1 Ω, 0.1 Ω, o incluso miliohmios).
• Ignorar la potencia nominal del shunt: Una resistencia que reduce incluso una fracción de voltio puede disipar un calor sustancial si la corriente es alta. Calcule siempre P = I^2 × R y seleccione una resistencia con el doble de la potencia calculada.
• Medir la corriente directamente a través del shunt: Configurar el multímetro en modo «Amperios» y ponerlo en paralelo con el shunt provocará un cortocircuito en el shunt, lo que podría fundir el fusible interno del multímetro. Utilice siempre el modo «Voltaje» para medir la caída de tensión a través del shunt.

Solución de problemas

• Síntoma: El multímetro lee 0 V a través del shunt.
  • Causa: El circuito está abierto; la energía no llega a la carga o R_SHUNT está en cortocircuito.
  • Solución: Compruebe la continuidad de todos los cables, asegúrese de que la fuente de alimentación esté encendida y confirme que la carga esté conectada correctamente.
• Síntoma: La resistencia shunt humea o se calienta peligrosamente.
  • Causa: La corriente excede la potencia nominal del shunt, o R_LOAD ha sido puenteada (creando un cortocircuito directo a través del shunt).
  • Solución: Apague la alimentación inmediatamente. Verifique que R_LOAD no esté puenteada y reemplace el shunt por uno de mayor potencia nominal si es necesario.
• Síntoma: La corriente calculada parece mucho menor que el consumo esperado de la carga.
  • Causa: La resistencia de los cables de conexión o los contactos de la protoboard actúan como un shunt secundario no medido, sumándose a la resistencia total del circuito.
  • Solución: Asegúrese de utilizar cables cortos y gruesos para las conexiones de alimentación. Considere cambiar a una configuración de medición de 4 hilos (Kelvin) para obtener una precisión extrema.

Posibles mejoras y extensiones

• Añadir un amplificador detector de corriente: Conecte un amplificador operacional (Op-Amp) a través de R_SHUNT en una configuración no inversora para amplificar la pequeña señal de milivoltios y convertirla en una señal robusta de 0-5 V fácilmente legible por el ADC de un microcontrolador.
• Implementar medición de lado alto (high-side): Mueva R_SHUNT al «lado alto» (entre VCC y R_LOAD). Utilice un CI dedicado a la detección de corriente de lado alto (como el INA219) para medir la tensión diferencial, demostrando que la corriente se puede medir antes de que llegue a la carga mientras se mantiene la carga estrictamente conectada a tierra.

Más Casos Prácticos en Prometeo.blog

Carlos Núñez Zorrilla

Electronics & Computer Engineer

Ingeniero Superior en Electrónica de Telecomunicaciones e Ingeniero en Informática (titulaciones oficiales en España).

Sígueme:

¿Quiénes somos?

Nivel: Medio — Construye un detector de sombra estable con indicación visual y baja probabilidad de activación falsa.

Objetivo y caso de uso

Construirás un circuito basado en una fotorresistencia que detecta una caída repentina de luz causada por una sombra y enciende un LED de forma estable. El diseño utiliza un divisor de tensión con LDR, un filtro RC y un comparador con histéresis para reducir activaciones falsas.

Por qué es útil:

• Detectar cuando una mano u objeto pasa frente a una abertura iluminada.
• Crear una advertencia visual simple para puntos de acceso, cajas o armarios.
• Supervisar eventos breves de sombra en experimentos de aula sobre detección de luz.
• Añadir un disparador fiable por cambio de luz a pequeños prototipos de automatización.

Resultado esperado:

• La tensión del sensor en VA cambia con el nivel de luz, típicamente desde aproximadamente 0.8 V hasta 4.2 V según la iluminación.
• La tensión filtrada en VB cambia más lentamente que VA, reduciendo picos cortos y parpadeos.
• La salida del comparador en VOUT conmuta limpiamente entre estados bajo y alto.
• El LED D1 se enciende cuando la luz cae por debajo del umbral ajustado y permanece estable cerca del punto de conmutación.
• Una histéresis de aproximadamente 0.2 V a 0.5 V evita oscilaciones repetidas de encendido/apagado.

Público objetivo y nivel: Estudiantes con conocimientos básicos de resistencias, condensadores y medición de tensión.

Materiales

• V1: fuente DC de 5 V
• R1: fotorresistencia LDR, función: brazo superior dependiente de la luz del divisor del sensor
• R2: potenciómetro de 10 kΩ, función: brazo inferior ajustable del divisor del sensor y ayuda para ajustar la sensibilidad del umbral
• R3: resistencia de 22 kΩ, función: resistencia en serie desde el nodo del sensor hasta el filtro RC
• C1: condensador de 10 µF, función: filtro paso bajo para estabilización del evento de sombra
• U1: comparador LM393, función: comparar la tensión filtrada del sensor con una referencia ajustable
• R4: potenciómetro de 10 kΩ, función: ajuste de la tensión de referencia para el comparador
• R5: resistencia de 220 kΩ, función: realimentación positiva para añadir histéresis
• R6: resistencia de 10 kΩ, función: pull-up para la salida de colector abierto del LM393
• D1: LED rojo, función: salida de alerta visual
• R7: resistencia de 330 Ω, función: limitación de corriente del LED

Guía de conexionado

• V1 se conecta entre los nodos VCC y 0.
• R1 se conecta entre los nodos VCC y VA.
• R2 se conecta entre los nodos VA y 0; usa el potenciómetro como resistencia variable para ajustar la sensibilidad del divisor.
• R3 se conecta entre los nodos VA y VB.
• C1 se conecta entre los nodos VB y 0.
• R4 se conecta entre los nodos VCC y 0; conecta el cursor de R4 al nodo VREF.
• Los pines de alimentación del LM393 U1 se conectan así: pin de alimentación a VCC, pin de tierra a 0.
• La entrada no inversora del comparador U1 se conecta al nodo VREF.
• La entrada inversora del comparador U1 se conecta al nodo VB.
• R5 se conecta entre los nodos VOUT y VREF.
• R6 se conecta entre los nodos VCC y VOUT.
• R7 se conecta entre los nodos VCC y VLED.
• D1 se conecta entre los nodos VLED y VOUT; orienta el LED para que se encienda cuando VOUT sea llevado a nivel bajo por U1.

Diagrama de bloques conceptual

Esquemático

Practical case: Shadow detector for visual alert

Light / Shadow
      --> [ R1: LDR ]
      --> (VA: sensor divider node)
      --> [ R3: 22 kΩ ]
      --> (VB: filtered sensor signal)
      --> [ U1: LM393 Comparator (-) ]

VCC --> [ R2: 10 kΩ Pot, sensitivity adjust ] --> GND
                  \
                   --> (VA)

VCC --> [ R4: 10 kΩ Pot, reference adjust ] --> GND
                  \
                   --> (VREF)
                   --> [ U1: LM393 Comparator (+) ]

[ U1: LM393 Comparator Output VOUT ]
      --> [ R5: 220 kΩ Positive Feedback ] --> (VREF)
      --> [ D1: Red LED ] --> [ R7: 330 Ω ] --> VCC
      --> [ Alert Output: LED ON when VOUT goes LOW ]

VCC --> [ R6: 10 kΩ Pull-up ] --> (VOUT)

(VB) --> [ C1: 10 µF Low-Pass Filter ] --> GND

V1: 5 V DC --> VCC
V1: 0 V    --> GND
U1 power: VCC, GND

Diagrama eléctrico

🔒 Este diagrama eléctrico es premium. Con el pase de 7 días o la suscripción mensual podrás desbloquear el material didáctico completo y el pack PDF listo para imprimir.🔓 Ver planes de acceso premium

Mediciones y pruebas

1. Inspección con la alimentación desconectada
2. Comprueba que VCC y 0 no estén en cortocircuito.
3. Confirma la polaridad del LED.

4. Verifica que la salida del LM393 tenga una resistencia pull-up R6.

5. Comprobación de alimentación

6. Alimenta el circuito con V1 = 5 V.

7. Mide entre VCC y 0; valor esperado: 4.9 V a 5.1 V.

8. Medición de la tensión del sensor

9. Mide VA con luz intensa y luego bajo una sombra.
10. Resultado esperado: VA debe cambiar claramente, a menudo en más de 1 V.

11. Si el cambio es demasiado pequeño, ajusta R2 o cambia el ángulo de la luz sobre la LDR.

12. Medición de la respuesta filtrada

13. Mide VB mientras cubres repentinamente la LDR.
14. VB no debe saltar instantáneamente; debe moverse con un pequeño retardo fijado por R3 × C1.

15. Con R3 = 22 kΩ y C1 = 10 µF, la constante de tiempo es de aproximadamente 0.22 s.

16. Ajuste del umbral

17. Ajusta R4 hasta que D1 esté apagado con luz normal y se encienda cuando se aplique una sombra clara.

18. Mide VREF; el rango útil típico es de 1 V a 4 V.

19. Verificación de la histéresis

20. Mueve lentamente una mano para crear una sombra parcial y luego retírala lentamente.
21. Mide la tensión de conmutación en VB cuando el LED se enciende y cuando se apaga.

22. Los dos valores deben diferir ligeramente debido a R5; una diferencia de 0.2 V a 0.5 V es un buen objetivo.

23. Prueba de tiempo de respuesta

24. Crea repetidamente una sombra repentina y observa el comportamiento del LED.
25. El LED debe reaccionar en una fracción de segundo, sin parpadear por variaciones de luz muy breves.
26. Si la respuesta es demasiado lenta, reduce C1 a 4.7 µF.

27. Si las activaciones falsas continúan, aumenta C1 a 22 µF o aumenta ligeramente R5 para obtener más histéresis.

28. Prueba de activación falsa

29. Ilumina la LDR con luz ambiente e introduce pequeñas perturbaciones como movimiento de la mano cerca, pero sin cubrirla por completo.
30. El LED debe permanecer estable a menos que la caída de luz sea lo bastante grande como para cruzar el umbral.

Netlist SPICE y simulación

Netlist SPICE de referencia (ngspice) — extractoNetlist SPICE completo (ngspice)

* Practical case: Shadow detector for visual alert
.width out=256

.param R2VAL=5k
.param R4POS=0.5
.param R4TOP={10000*(1-R4POS)+1m}
.param R4BOT={10000*(R4POS)+1m}
.param RLIGHT=2k
.param RDARK=50k

V1 VCC 0 DC 5

* Dynamic light/shadow stimulus: 0 = light, 1 = shadow
VLUX LUX 0 PULSE(0 1 50m 1m 1m 200m 400m)

* R1 LDR photoresistor: upper arm of divider
R1 VCC VA r='{RLIGHT + (RDARK-RLIGHT)*V(LUX)}'

* R2 10k potentiometer used as variable resistor
R2 VA 0 {R2VAL}
* ... (truncated in public view) ...

Copia este contenido en un archivo .cir y ejecútalo con ngspice.

🔒 Parte del contenido de esta sección es premium. Con el pase de 7 días o la suscripción mensual tendrás acceso al contenido completo (materiales, conexionado, compilación detallada, validación paso a paso, troubleshooting, mejoras/variantes y checklist) y podrás descargar el pack PDF listo para imprimir.

🔓 Ver planes de acceso premium

* Practical case: Shadow detector for visual alert
.width out=256

.param R2VAL=5k
.param R4POS=0.5
.param R4TOP={10000*(1-R4POS)+1m}
.param R4BOT={10000*(R4POS)+1m}
.param RLIGHT=2k
.param RDARK=50k

V1 VCC 0 DC 5

* Dynamic light/shadow stimulus: 0 = light, 1 = shadow
VLUX LUX 0 PULSE(0 1 50m 1m 1m 200m 400m)

* R1 LDR photoresistor: upper arm of divider
R1 VCC VA r='{RLIGHT + (RDARK-RLIGHT)*V(LUX)}'

* R2 10k potentiometer used as variable resistor
R2 VA 0 {R2VAL}

R3 VA VB 22k
C1 VB 0 10u

* R4 10k potentiometer with wiper at VREF
R4A VCC VREF {R4TOP}
R4B VREF 0 {R4BOT}

* U1 LM393 approximation
* Non-inverting input: VREF
* Inverting input: VB
* Open-collector output: VOUT
B_U1DRV NBASE 0 V='0.95*(1+tanh(80*(V(VREF)-V(VB))))/2'
R_U1B NBASE 0 100k
Q_U1 VOUT NBASE 0 QLM393OC

R5 VOUT VREF 220k
R6 VCC VOUT 10k

R7 VCC VLED 330
D1 VLED VOUT DRED

* Probe aliases so .print can include V(IN) and V(OUT) first
V_INMON IN VB DC 0
V_OUTMON OUT VOUT DC 0

.model QLM393OC NPN(IS=1e-14 BF=100 VAF=100 CJE=5p CJC=3p TF=1n TR=10n)
.model DRED D(IS=1e-18 N=2.0 RS=10 CJO=5p VJ=0.75 M=0.33 TT=50n BV=5 IBV=10u)

.print tran V(IN) V(OUT) V(VB) V(VOUT) V(VREF) V(VA) V(VLED) V(LUX)
.op
.tran 100u 500m
.end
* --- GPT review (BOM/Wiring/SPICE) ---
* circuit_ok=true
* simulation_summary: The simulation is consistent with a shadow detector. In bright condition, VA and VB are high, VB is above VREF, the LM393 output transistor is off, and VOUT stays high at about 4.89 V so the LED is off. After the light-to-shadow transition, VA drops, VB falls slowly because of the R3-C1 filter, and when VB crosses below VREF at about 0.168 s, VOUT is pulled low to about 18 mV and the LED turns on. When light returns, VB rises slowly again, so the alert remains on for a while before resetting, consistent with RC filtering and hysteresis.
* bom/wiring vs SPICE issues (modelo):
*   - The LM393 is not a specific manufacturer macro-model; it is only an approximation of open-collector comparator behavior. This is acceptable for logic/function teaching, but not for accurate device-level output saturation or input common-mode behavior.
* bom_vs_spice equivalences ignored:
*   - R2 is described in the wiring guide as a 10 kΩ potentiometer used as a variable resistor, but the netlist fixes it with .param R2VAL=5k. This is acceptable for one simulation run, but the adjustable setting is not exposed unless the parameter is changed manually.
*   - The 10 kΩ potentiometer R4 is validly modeled as two resistors R4A and R4B with the wiper at node VREF.
*   - The LDR R1 is validly modeled as a resistor whose value changes with a control stimulus (behavioral resistance driven by VLUX).
*   - The LED D1 is validly modeled as a diode, with R7 providing the series current limit.
*   - The LM393 comparator is validly modeled with behavioral circuitry plus an NPN open-collector output stage.
*   - The changing light/shadow condition is validly modeled by the PULSE source VLUX.
* overall_comment: This SPICE netlist is broadly faithful to the BOM and wiring and is usable as a didactic example of a shadow-triggered visual alarm. The divider, RC filter, adjustable reference, hysteresis, open-collector pull-up, and active-low LED wiring all match the intended circuit. The main caveat is pedagogical: the LM393 is only behaviorally approximated, and R2 is represented by a fixed chosen value rather than an interactively adjustable potentiometer position. Before classroom use, I would explain the active-low output, the delayed switching caused by R3-C1, and the role of positive feedback R5 in shifting VREF slightly between output states.
* --------------------------------------

Resultados de Simulación (Transitorio)

Análisis: The simulation is consistent with a shadow detector. In bright condition, VA and VB are high, VB is above VREF, the LM393 output transistor is off, and VOUT stays high at about 4.89 V so the LED is off. After the light-to-shadow transition, VA drops, VB falls slowly because of the R3-C1 filter, and when VB crosses below VREF at about 0.168 s, VOUT is pulled low to about 18 mV and the LED turns on. When light returns, VB rises slowly again, so the alert remains on for a while before resetting, consistent with RC filtering and hysteresis.

Show raw data table (5027 rows)

Index   time            v(in)           v(out)          v(vb)           v(vout)         v(vref)         v(va)           v(vled)         v(lux)
0	0.000000e+00	3.571429e+00	4.892473e+00	3.571429e+00	4.892473e+00	2.526882e+00	3.571429e+00	5.000000e+00	0.000000e+00
1	1.000000e-06	3.571429e+00	4.892473e+00	3.571429e+00	4.892473e+00	2.526882e+00	3.571429e+00	5.000000e+00	0.000000e+00
2	2.000000e-06	3.571429e+00	4.892473e+00	3.571429e+00	4.892473e+00	2.526882e+00	3.571429e+00	5.000000e+00	0.000000e+00
3	4.000000e-06	3.571429e+00	4.892473e+00	3.571429e+00	4.892473e+00	2.526882e+00	3.571429e+00	5.000000e+00	0.000000e+00
4	8.000000e-06	3.571429e+00	4.892473e+00	3.571429e+00	4.892473e+00	2.526882e+00	3.571429e+00	5.000000e+00	0.000000e+00
5	1.600000e-05	3.571429e+00	4.892473e+00	3.571429e+00	4.892473e+00	2.526882e+00	3.571429e+00	5.000000e+00	0.000000e+00
6	3.200000e-05	3.571429e+00	4.892473e+00	3.571429e+00	4.892473e+00	2.526882e+00	3.571429e+00	5.000000e+00	0.000000e+00
7	6.400000e-05	3.571429e+00	4.892473e+00	3.571429e+00	4.892473e+00	2.526882e+00	3.571429e+00	5.000000e+00	0.000000e+00
8	1.280000e-04	3.571429e+00	4.892473e+00	3.571429e+00	4.892473e+00	2.526882e+00	3.571429e+00	5.000000e+00	0.000000e+00
9	2.280000e-04	3.571429e+00	4.892473e+00	3.571429e+00	4.892473e+00	2.526882e+00	3.571429e+00	5.000000e+00	0.000000e+00
10	3.280000e-04	3.571429e+00	4.892473e+00	3.571429e+00	4.892473e+00	2.526882e+00	3.571429e+00	5.000000e+00	0.000000e+00
11	4.280000e-04	3.571429e+00	4.892473e+00	3.571429e+00	4.892473e+00	2.526882e+00	3.571429e+00	5.000000e+00	0.000000e+00
12	5.280000e-04	3.571429e+00	4.892473e+00	3.571429e+00	4.892473e+00	2.526882e+00	3.571429e+00	5.000000e+00	0.000000e+00
13	6.280000e-04	3.571429e+00	4.892473e+00	3.571429e+00	4.892473e+00	2.526882e+00	3.571429e+00	5.000000e+00	0.000000e+00
14	7.280000e-04	3.571429e+00	4.892473e+00	3.571429e+00	4.892473e+00	2.526882e+00	3.571429e+00	5.000000e+00	0.000000e+00
15	8.280000e-04	3.571429e+00	4.892473e+00	3.571429e+00	4.892473e+00	2.526882e+00	3.571429e+00	5.000000e+00	0.000000e+00
16	9.280000e-04	3.571429e+00	4.892473e+00	3.571429e+00	4.892473e+00	2.526882e+00	3.571429e+00	5.000000e+00	0.000000e+00
17	1.028000e-03	3.571429e+00	4.892473e+00	3.571429e+00	4.892473e+00	2.526882e+00	3.571429e+00	5.000000e+00	0.000000e+00
18	1.128000e-03	3.571429e+00	4.892473e+00	3.571429e+00	4.892473e+00	2.526882e+00	3.571429e+00	5.000000e+00	0.000000e+00
19	1.228000e-03	3.571429e+00	4.892473e+00	3.571429e+00	4.892473e+00	2.526882e+00	3.571429e+00	5.000000e+00	0.000000e+00
20	1.328000e-03	3.571429e+00	4.892473e+00	3.571429e+00	4.892473e+00	2.526882e+00	3.571429e+00	5.000000e+00	0.000000e+00
21	1.428000e-03	3.571429e+00	4.892473e+00	3.571429e+00	4.892473e+00	2.526882e+00	3.571429e+00	5.000000e+00	0.000000e+00
22	1.528000e-03	3.571429e+00	4.892473e+00	3.571429e+00	4.892473e+00	2.526882e+00	3.571429e+00	5.000000e+00	0.000000e+00
23	1.628000e-03	3.571429e+00	4.892473e+00	3.571429e+00	4.892473e+00	2.526882e+00	3.571429e+00	5.000000e+00	0.000000e+00
... (5003 more rows) ...

Errores comunes y cómo evitarlos

1. Conectar el LED directamente a la salida del comparador sin una resistencia

2. Usa siempre R7 en serie con D1 para limitar la corriente.

3. Olvidar que la salida del LM393 es de colector abierto

4. Añade R6 desde VCC hasta VOUT, o la salida no producirá un nivel alto válido.

5. No usar histéresis cerca del umbral

6. Mantén R5 instalado para que el LED no vibre cuando el nivel de luz esté cerca del punto de conmutación.

Solución de problemas

• Síntoma: el LED nunca se enciende
• Causa: VREF está ajustado demasiado bajo o el rango del divisor de la LDR es demasiado pequeño.

• Solución: Ajusta R4, luego verifica que VA y VB realmente cambien bajo una sombra.

• Síntoma: el LED está siempre encendido

• Causa: VREF está demasiado alto, o la LDR está conectada incorrectamente.

• Solución: Baja VREF con R4 y confirma que R1 esté entre VCC y VA.

• Síntoma: el LED parpadea cerca del punto de conmutación

• Causa: filtrado o histéresis insuficientes.

• Solución: Aumenta C1 o reduce R5 moderadamente para reforzar la histéresis.

• Síntoma: la tensión de salida en VOUT nunca sube

• Causa: falta la resistencia pull-up R6 o es incorrecta.

• Solución: Confirma que R6 esté conectada entre VCC y VOUT.

• Síntoma: la respuesta es demasiado lenta

• Causa: el filtro RC es demasiado grande.
• Solución: Reduce C1 o R3 para acortar el tiempo de respuesta.

Posibles mejoras y extensiones

1. Añadir una salida con zumbador

2. Conecta un driver con transistor a VOUT para que el mismo evento de sombra active tanto un LED como un zumbador para una alerta más intensa.

3. Usar una ventana de doble umbral

4. Añade un segundo comparador para detectar tanto oscuridad excesiva como brillo excesivo, útil para supervisión de condiciones de luz en lugar de solo detección de sombras.

Más Casos Prácticos en Prometeo.blog

Carlos Núñez Zorrilla

Electronics & Computer Engineer

Ingeniero Superior en Electrónica de Telecomunicaciones e Ingeniero en Informática (titulaciones oficiales en España).

Sígueme:

¿Quiénes somos?

Nivel: Medio — Calcular y verificar un resistor de base para conmutar de forma segura un transistor NPN desde una salida lógica.

Objetivo y caso de uso

Construirás un interruptor simple con transistor donde una salida lógica de 5 V controla un transistor NPN a través de un resistor de base. El objetivo es elegir el resistor para que el transistor encienda la carga de forma fiable sin exceder la corriente permitida de la salida lógica.

Por qué es útil:
– Para accionar un módulo de relé, zumbador o lámpara pequeña desde un pin de microcontrolador.
– Para controlar cargas que requieren más corriente de la que una salida lógica puede suministrar directamente.
– Para proteger una salida lógica de una corriente de base excesiva.
– Para aprender a verificar la saturación del transistor con mediciones reales de voltaje y corriente.

Resultado esperado:
– Cuando la salida lógica está en LOW, el transistor permanece en OFF y la carga queda desenergizada.
– Cuando la salida lógica está en HIGH, el transistor pasa a ON y la corriente de carga es de aproximadamente 20 mA.
– La corriente de base se mantiene por debajo del límite de la salida lógica, con un objetivo de aproximadamente 4.3 mA.
– El voltaje base-emisor medido es de aproximadamente 0.7 V cuando está en ON.
– El voltaje colector-emisor medido es bajo en saturación, típicamente por debajo de 0.2 V.

Público objetivo y nivel: Estudiantes con conocimientos básicos de circuitos de CC y transistores.

Materiales

• V1: fuente de CC de 5 V
• VSIG: fuente lógica de 0 V / 5 V, función: señal de control para la base del transistor
• R1: resistor de 1 kΩ, función: limitación de corriente de base
• R2: resistor de 150 Ω, función: limitación de corriente de carga para la rama del LED
• D1: LED rojo, función: indicador visible de carga en el colector
• Q1: transistor NPN 2N2222, función: interruptor low-side
• M1: multímetro digital, función: mediciones de voltaje y corriente
• M2: segundo multímetro opcional, función: comprobación simultánea de corriente

Guía de conexionado

Usa estos nombres de nodo: VCC, 0, VIN, VB, VC.

• V1 se conecta entre VCC y 0.
• VSIG se conecta entre VIN y 0.
• R1 se conecta entre VIN y VB.
• El colector de Q1 se conecta a VC.
• La base de Q1 se conecta a VB.
• El emisor de Q1 se conecta a 0.
• R2 se conecta entre VCC y el nodo del ánodo de D1.
• El ánodo de D1 se conecta a R2; el cátodo de D1 se conecta a VC.

Valores prácticos de diseño:
– Objetivo de corriente de carga: aproximadamente Ic = (5 V - 2.0 V - 0.2 V) / 150 Ω ≈ 18.7 mA
– Ganancia forzada para saturación: usar β_forced ≈ 10
– Corriente de base requerida: Ib ≈ Ic / 10 ≈ 1.9 mA
– Estimación del resistor de base: R1 ≈ (5 V - 0.7 V) / 1.9 mA ≈ 2.26 kΩ

Para hacer la conmutación más robusta, elige un valor estándar más bajo:
– R1 seleccionado = 1 kΩ
– Corriente de base esperada: Ib ≈ (5 V - 0.7 V) / 1 kΩ ≈ 4.3 mA

Este valor solo es adecuado si la salida lógica puede suministrar con seguridad al menos 4.3 mA.

Diagrama de bloques conceptual

Esquemático

Practical case: Base Biasing with Resistor

Power / load path:
[ V1: 5 V DC Supply ] --(VCC)--> [ R2: 150 ohm ] --(LED current limit)--> [ D1: Red LED ] --(cathode at VC)--> [ Q1:C 2N2222 ]
[ Q1:C 2N2222 ] --(collector-emitter path)--> [ Q1:E 2N2222 ] --(0 / GND)--> [ V1: 0 V ]

Control / base path:
[ VSIG: 0/5 V Logic Source ] --(VIN)--> [ R1: 1 kohm ] --(VB)--> [ Q1:B 2N2222 ]
[ Q1:B 2N2222 ] --(base-emitter junction)--> [ Q1:E 2N2222 ] --(0 / GND)--> [ VSIG: 0 V ]

Node labels:
[ VIN ] --> [ R1 ] --> [ VB ] --> [ Q1:B ]
[ VCC ] --> [ R2 ] --> [ D1 Anode ]
[ D1 Cathode ] --> [ VC ] --> [ Q1:C ]
[ Q1:E ] --> [ 0 / GND ]

Optional measurements:
[ M1 DMM ] --(measure V_B or V_C vs 0)--> [ VB / VC ] --> [ 0 / GND ]
[ M2 DMM ] --(current mode, inserted in series where needed)--> [ Base path or Load path ]

Diagrama eléctrico

🔒 Este diagrama eléctrico es premium. Con el pase de 7 días o la suscripción mensual podrás desbloquear el material didáctico completo y el pack PDF listo para imprimir.🔓 Ver planes de acceso premium

Mediciones y pruebas

1. Comprobación con alimentación apagada
2. Verifica todas las conexiones antes de aplicar alimentación.
3. Confirma que el emisor de Q1 va a 0.

4. Confirma que R1 está en serie entre VIN y VB.

5. Prueba en estado OFF

6. Ajusta VSIG = 0 V.
7. Mide Vb desde VB hasta 0: se espera cerca de 0 V.
8. Mide Vce desde VC hasta 0: se espera cerca de 5 V.
9. Observa D1: debe estar en OFF.
10. Mide Ib: se espera aproximadamente 0 mA.

11. Mide Ic: se espera aproximadamente 0 mA.

12. Prueba en estado ON

13. Ajusta VSIG = 5 V.
14. Mide Vb: se espera aproximadamente 0.7 V.
15. Mide Vbe: se espera aproximadamente entre 0.65 V y 0.8 V.
16. Mide Ib colocando el medidor en serie con R1: se espera aproximadamente 4.3 mA.
17. Mide Vc: se espera bajo, típicamente por debajo de 0.2 V a 0.3 V.
18. Mide Vce: se espera por debajo de 0.2 V si se alcanza la saturación.
19. Mide Ic en serie con la trayectoria del colector: se espera aproximadamente entre 18 mA y 20 mA.

20. Observa D1: debe estar claramente en ON.

21. Comprobación de seguridad de la salida lógica

22. Compara la Ib medida con la corriente máxima de salida permitida por la salida lógica.

23. Si la especificación de la salida lógica es menor que la corriente de base medida, aumenta R1.

24. Cálculo de verificación

25. Calcula la ganancia medida en modo de conmutación: Ic / Ib.
26. Ejemplo con valores medidos: 19 mA / 4.3 mA ≈ 4.4

27. Esto es consistente con conmutación en saturación, donde el transistor es sobreactivado intencionalmente.

28. Criterios de aprobación

29. Ib no excede el límite de la salida lógica.
30. D1 se enciende completamente con lógica HIGH y se apaga completamente con lógica LOW.
31. Vce en estado ON es lo bastante bajo como para confirmar saturación.

Netlist SPICE y simulación

Netlist SPICE de referencia (ngspice) — extractoNetlist SPICE completo (ngspice)

* Practical case: Base Biasing with Resistor
.width out=256

V1 VCC 0 DC 5
VSIG VIN 0 PULSE(0 5 10m 1u 1u 245m 1s)

R1 VIN VB 1k
R2 VCC VLED 150
D1 VLED VC DRED
Q1 VC VB 0 Q2N2222

* Optional multimeter loading approximations (high impedance voltmeters)
RM1 VC 0 10Meg
RM2 VB 0 10Meg

* Alias nodes for guaranteed logging
VALIASIN IN VIN 0
VALIASOUT OUT VC 0

.model DRED D(IS=1e-18 N=2.0 RS=10 CJO=20p VJ=0.75 M=0.5 TT=50n BV=5 IBV=10u)
* ... (truncated in public view) ...

Copia este contenido en un archivo .cir y ejecútalo con ngspice.

🔒 Parte del contenido de esta sección es premium. Con el pase de 7 días o la suscripción mensual tendrás acceso al contenido completo (materiales, conexionado, compilación detallada, validación paso a paso, troubleshooting, mejoras/variantes y checklist) y podrás descargar el pack PDF listo para imprimir.

🔓 Ver planes de acceso premium

* Practical case: Base Biasing with Resistor
.width out=256

V1 VCC 0 DC 5
VSIG VIN 0 PULSE(0 5 10m 1u 1u 245m 1s)

R1 VIN VB 1k
R2 VCC VLED 150
D1 VLED VC DRED
Q1 VC VB 0 Q2N2222

* Optional multimeter loading approximations (high impedance voltmeters)
RM1 VC 0 10Meg
RM2 VB 0 10Meg

* Alias nodes for guaranteed logging
VALIASIN IN VIN 0
VALIASOUT OUT VC 0

.model DRED D(IS=1e-18 N=2.0 RS=10 CJO=20p VJ=0.75 M=0.5 TT=50n BV=5 IBV=10u)
.model Q2N2222 NPN(IS=1e-14 BF=200 VAF=100 IKF=0.1 ISE=1e-13 NE=1.5 BR=5 NR=1.0 VAR=25 IKR=0.05
+ RC=0.5 RE=0.2 RB=10 CJE=25p VJE=0.75 MJE=0.33 TF=0.4n XTF=2 CJC=8p VJC=0.55 MJC=0.33 TR=50n)

.save V(IN) V(OUT) V(VIN) V(VC) V(VB) V(VLED) I(V1) I(VSIG)

.op
.print op V(IN) V(OUT) V(VIN) V(VC) V(VB) V(VLED) I(V1) I(VSIG)

.tran 0.1m 250m
.print tran V(IN) V(OUT) V(VIN) V(VC) V(VB) V(VLED) I(V1) I(VSIG)

.end

Resultados de Simulación (Transitorio)

Show raw data table (2528 rows)

Index   time            v(in)           v(out)          v(vin)          v(vc)           v(vb)           v(vled)         v1#branch       vsig#branch
0	0.000000e+00	0.000000e+00	3.623103e+00	0.000000e+00	3.623103e+00	3.624741e-09	4.999946e+00	-3.62318e-07	3.624741e-12
1	1.000000e-06	0.000000e+00	3.623104e+00	0.000000e+00	3.623104e+00	6.699379e-09	4.999946e+00	-3.62321e-07	6.699379e-12
2	2.000000e-06	0.000000e+00	3.623105e+00	0.000000e+00	3.623105e+00	6.506970e-09	4.999946e+00	-3.62321e-07	6.506970e-12
3	4.000000e-06	0.000000e+00	3.623106e+00	0.000000e+00	3.623106e+00	5.984372e-09	4.999946e+00	-3.62320e-07	5.984372e-12
4	8.000000e-06	0.000000e+00	3.623108e+00	0.000000e+00	3.623108e+00	5.188535e-09	4.999946e+00	-3.62320e-07	5.188535e-12
5	1.600000e-05	0.000000e+00	3.623110e+00	0.000000e+00	3.623110e+00	4.293865e-09	4.999946e+00	-3.62319e-07	4.293865e-12
6	3.200000e-05	0.000000e+00	3.623112e+00	0.000000e+00	3.623112e+00	3.693772e-09	4.999946e+00	-3.62318e-07	3.693772e-12
7	6.400000e-05	0.000000e+00	3.623112e+00	0.000000e+00	3.623112e+00	3.610539e-09	4.999946e+00	-3.62318e-07	3.610539e-12
8	1.280000e-04	0.000000e+00	3.623112e+00	0.000000e+00	3.623112e+00	3.631021e-09	4.999946e+00	-3.62318e-07	3.631021e-12
9	2.280000e-04	0.000000e+00	3.623112e+00	0.000000e+00	3.623112e+00	3.621414e-09	4.999946e+00	-3.62318e-07	3.621414e-12
10	3.280000e-04	0.000000e+00	3.623112e+00	0.000000e+00	3.623112e+00	3.626121e-09	4.999946e+00	-3.62318e-07	3.626121e-12
11	4.280000e-04	0.000000e+00	3.623112e+00	0.000000e+00	3.623112e+00	3.624676e-09	4.999946e+00	-3.62318e-07	3.624676e-12
12	5.280000e-04	0.000000e+00	3.623112e+00	0.000000e+00	3.623112e+00	3.623957e-09	4.999946e+00	-3.62318e-07	3.623957e-12
13	6.280000e-04	0.000000e+00	3.623112e+00	0.000000e+00	3.623112e+00	3.626113e-09	4.999946e+00	-3.62318e-07	3.626113e-12
14	7.280000e-04	0.000000e+00	3.623112e+00	0.000000e+00	3.623112e+00	3.623011e-09	4.999946e+00	-3.62318e-07	3.623011e-12
15	8.280000e-04	0.000000e+00	3.623112e+00	0.000000e+00	3.623112e+00	3.626745e-09	4.999946e+00	-3.62318e-07	3.626745e-12
16	9.280000e-04	0.000000e+00	3.623112e+00	0.000000e+00	3.623112e+00	3.622584e-09	4.999946e+00	-3.62318e-07	3.622584e-12
17	1.028000e-03	0.000000e+00	3.623112e+00	0.000000e+00	3.623112e+00	3.627045e-09	4.999946e+00	-3.62318e-07	3.627045e-12
18	1.128000e-03	0.000000e+00	3.623112e+00	0.000000e+00	3.623112e+00	3.622367e-09	4.999946e+00	-3.62318e-07	3.622367e-12
19	1.228000e-03	0.000000e+00	3.623112e+00	0.000000e+00	3.623112e+00	3.627168e-09	4.999946e+00	-3.62318e-07	3.627168e-12
20	1.328000e-03	0.000000e+00	3.623112e+00	0.000000e+00	3.623112e+00	3.622305e-09	4.999946e+00	-3.62318e-07	3.622305e-12
21	1.428000e-03	0.000000e+00	3.623112e+00	0.000000e+00	3.623112e+00	3.627229e-09	4.999946e+00	-3.62318e-07	3.627229e-12
22	1.528000e-03	0.000000e+00	3.623112e+00	0.000000e+00	3.623112e+00	3.622257e-09	4.999946e+00	-3.62318e-07	3.622257e-12
23	1.628000e-03	0.000000e+00	3.623112e+00	0.000000e+00	3.623112e+00	3.627228e-09	4.999946e+00	-3.62318e-07	3.627228e-12
... (2504 more rows) ...

Errores comunes y cómo evitarlos

1. No usar resistor de base
2. Error: conectar la salida lógica directamente a la base del transistor.
3. Resultado: corriente de base excesiva y posible daño a la salida lógica.

4. Solución: coloca siempre R1 entre VIN y VB.

5. Elegir un resistor de base demasiado grande

6. Error: usar R1 = 10 kΩ sin comprobar la corriente.
7. Resultado: la corriente de base puede ser demasiado baja, por lo que el transistor puede no saturarse.

8. Solución: calcula Ib a partir de la corriente de carga y usa una ganancia forzada de aproximadamente 10 para conmutación.

9. Invertir los terminales del transistor

10. Error: intercambiar colector y emisor.
11. Resultado: voltajes anómalos, corriente de carga débil o ausencia de conmutación.
12. Solución: confirma el pinout del 2N2222 en su hoja de datos antes de cablear.

Solución de problemas

• Síntoma: el LED nunca se enciende
• Causa: VSIG no está llegando a 5 V, o la base de Q1 no está conectada a través de R1.

• Solución: mide VIN y VB; verifica la continuidad de R1 y el pinout del transistor.

• Síntoma: el LED está tenue

• Causa: el transistor no está saturado porque R1 es demasiado grande.

• Solución: reduce R1 después de comprobar el límite de corriente de la salida lógica.

• Síntoma: el voltaje de salida lógica cae cuando está en ON

• Causa: la demanda de corriente de base es demasiado alta para la fuente lógica.

• Solución: aumenta R1 o usa una etapa driver con transistor.

• Síntoma: el LED permanece encendido todo el tiempo

• Causa: conexionado incorrecto en el nodo del colector o polarización de base no intencionada.

• Solución: comprueba que el emisor de Q1 está en 0 y que VIN realmente baja a 0 V en el estado LOW.

• Síntoma: la Vce medida es alta cuando está en ON

• Causa: corriente de base insuficiente o cableado incorrecto de la carga del colector.
• Solución: verifica Ib, recalcula R1 y comprueba R2 y la orientación de D1.

Posibles mejoras y extensiones

• Añade un resistor pull-down de 10 kΩ desde VB hasta 0 para que el transistor permanezca en OFF si la fuente lógica se desconecta o queda en alta impedancia.
• Sustituye la carga LED por una bobina de relé y añade un diodo flyback en paralelo con la bobina para estudiar la conmutación de transistores con cargas inductivas.

Más Casos Prácticos en Prometeo.blog

Carlos Núñez Zorrilla

Electronics & Computer Engineer

Ingeniero Superior en Electrónica de Telecomunicaciones e Ingeniero en Informática (titulaciones oficiales en España).

Sígueme:

¿Quiénes somos?

Nivel: Básico. Construya una cerradura electrónica segura que mantenga un solenoide activo durante unos segundos después de que se giren dos llaves simultáneamente.

Objetivo y caso de uso

En este caso práctico, construirá un circuito de seguridad que requiere dos entradas distintas (llaves/botones) activadas simultáneamente para disparar un mecanismo de alta potencia. Una vez disparado, el sistema incluye una memoria analógica (red RC) para mantener la cerradura abierta por una corta duración, permitiendo al usuario abrir la puerta.

• Escenarios del mundo real:

  • Bóvedas bancarias: Requiere que dos gerentes de banco giren las llaves al mismo tiempo para prevenir robos.
  • Prensas industriales: Requiere que un operador presione botones con ambas manos para garantizar la seguridad antes de que la máquina se active.
  • Entradas seguras: Permite que el pestillo de una puerta permanezca desbloqueado durante 5 segundos después de la autorización.

• Resultado esperado:

  • Lógica: La carga (Solenoide/LED) permanece APAGADA (OFF) si solo se presiona un botón.
  • Activación: La carga se ENCIENDE (ON) completamente solo cuando ambos SW1 y SW2 se mantienen presionados.
  • Temporización: Al soltar los botones, la carga permanece ENCENDIDA (ON) durante aproximadamente 2 a 5 segundos antes de desvanecerse.
  • Público objetivo: Estudiantes de electrónica básica enfocados en la conmutación con transistores y constantes de tiempo RC.

Materiales

• V1: Fuente de alimentación de 12 V DC, función: Fuente de energía principal.
• SW1: Pulsador (Normalmente Abierto), función: Llave de seguridad 1.
• SW2: Pulsador (Normalmente Abierto), función: Llave de seguridad 2.
• R1: Resistencia de 1 kΩ, función: Limitador de corriente para la carga del condensador (protección).
• R2: Resistencia de 47 kΩ, función: Resistencia de temporización de descarga (Bleeder).
• C1: Condensador electrolítico de 100 µF, función: Almacenamiento de energía para el retardo de tiempo.
• Q1: MOSFET de Canal N IRF540, función: Interruptor de potencia para la carga.
• L1: Inductor de 10 mH, función: Simulación de bobina de solenoide.
• R3: Resistencia de 10 Ω, función: Resistencia interna del solenoide.
• D1: Diodo 1N4007, función: Protección Flyback contra picos de voltaje inductivos.

Guía de conexionado

Esta guía utiliza los nombres de nodo 12 V, 0 (Tierra), Mid_Switch, Gate_Node y Drain_Node.

• Etapa lógica (AND en serie):

  • V1 (Positivo) se conecta a SW1 (Entrada).
  • SW1 (Salida) se conecta a Mid_Switch.
  • SW2 (Entrada) se conecta a Mid_Switch.
  • SW2 (Salida) se conecta a R1 (Entrada).

• Etapa de temporización (Retención RC):

  • R1 (Salida) se conecta a Gate_Node.
  • C1 (Positivo) se conecta a Gate_Node.
  • C1 (Negativo) se conecta a 0.
  • R2 se conecta entre Gate_Node y 0 (En paralelo a C1).
  • Q1 (Gate) se conecta a Gate_Node.

• Etapa de potencia:

  • Q1 (Source) se conecta a 0.
  • Q1 (Drain) se conecta a Drain_Node.
  • L1 y R3 (representando el Solenoide) se conectan en serie entre 12 V y Drain_Node.
  • D1 (Cátodo) se conecta a 12 V.
  • D1 (Ánodo) se conecta a Drain_Node (a través de la carga).

Diagrama de bloques conceptual

Esquemático

Title: Practical case: Vault Lock with Delay and Power Drive

(1) LOGIC & TIMING STAGE
------------------------
                                                                    (Gate_Node)
[ 12 V ] --(Logic)--> [ SW1 ] --> [ SW2 ] --> [ R1: 1k ] --+------------+----------> [ Q1:Gate ]
                                                          |            |                |
                                                          |            |                |
                                                          v            v                |
                                                    [ C1: 100uF ]  [ R2: 47k ]          |
                                                          |            |                |
                                                          v            v                |
                                                         GND          GND               |
                                                                                        |
(2) POWER DRIVE STAGE                                                                   |
---------------------                                                                   |
                                                                                        |
[ 12 V ] --(Power)-----------------------------------------+                             |
   |                                                      |                             |
   |                                                      v                             |
   |                                              [ Solenoid (L1+R3) ]                  |
   |                                                      |                             |
   |                                                      v                             |
   +----(Cathode)-- [ D1: Flyback ] --(Anode)----> (Drain_Node) ----> [ Q1:Drain ]      |
                                                                            |           |
                                                                            +-----------+
                                                                            |
                                                                      (Internal FET)
                                                                            |
                                                                            v
                                                                      [ Q1:Source ]
                                                                            |
                                                                            v
                                                                           GND

Mediciones y pruebas

Valide el funcionamiento del circuito utilizando un multímetro u osciloscopio:

1. Verificación lógica: Presione solo SW1. Mida el voltaje en Gate_Node. Debería ser 0 V. Repita solo para SW2. La carga debería permanecer APAGADA (OFF).
2. Activación: Presione SW1 y SW2 simultáneamente. Mida el voltaje en Gate_Node. Debería subir inmediatamente a aprox. 12 V. El Solenoide (Carga) debería activarse.
3. Tiempo de retención (Retardo): Suelte ambos botones simultáneamente. Observe la carga.
   • El voltaje en Gate_Node comenzará a caer.
   • El Solenoide debería permanecer activo.
   • Mida el tiempo que tarda la carga en apagarse (típicamente cuando el voltaje de Gate cae por debajo del umbral del MOSFET, ~3-4 V). Con 47 kΩ y 100µF, esto debería ser aproximadamente de 3 a 5 segundos.
4. Comprobación de Flyback: (Solo osciloscopio) Monitoree Drain_Node cuando el transistor se apague. No debería ver un pico de voltaje masivo por encima de 12 V, confirmando que D1 está limitando el contragolpe inductivo.

Netlist SPICE y simulación

Netlist SPICE de referencia (ngspice) — extractoNetlist SPICE completo (ngspice)

* Practical case: Vault Lock with Delay and Power Drive
.width out=256

* --- Models ---
* Generic Switch Model for Push Buttons
.model SW_push SW(Vt=2.5 Ron=0.01 Roff=100Meg)

* Power MOSFET Model (Approximation of IRF540)
* N-Channel, Threshold ~4V, Low Rds(on)
.model IRF540 NMOS(Level=1 Vto=4.0 Kp=20 Lambda=0.001 Rd=0.05 Rs=0.05)

* Diode Model (1N4007)
.model D1N4007 D(Is=14.11n N=1.984 Rs=33.89m Ikf=100m Cjo=20p M=0.3333 Vj=0.75 Bv=1000 Ibv=10u)

* --- Main Power Supply ---
V1 12V 0 DC 12

* --- User Interface (Push Buttons) ---
* We simulate physical button presses using Pulse Voltage Sources controlling switches.
* Logic: To unlock, SW1 and SW2 must be pressed simultaneously (AND logic).
* ... (truncated in public view) ...

Copia este contenido en un archivo .cir y ejecútalo con ngspice.

🔒 Parte del contenido de esta sección es premium. Con el pase de 7 días o la suscripción mensual tendrás acceso al contenido completo (materiales, conexionado, compilación detallada, validación paso a paso, troubleshooting, mejoras/variantes y checklist) y podrás descargar el pack PDF listo para imprimir.

🔓 Ver planes de acceso premium

* Practical case: Vault Lock with Delay and Power Drive
.width out=256

* --- Models ---
* Generic Switch Model for Push Buttons
.model SW_push SW(Vt=2.5 Ron=0.01 Roff=100Meg)

* Power MOSFET Model (Approximation of IRF540)
* N-Channel, Threshold ~4V, Low Rds(on)
.model IRF540 NMOS(Level=1 Vto=4.0 Kp=20 Lambda=0.001 Rd=0.05 Rs=0.05)

* Diode Model (1N4007)
.model D1N4007 D(Is=14.11n N=1.984 Rs=33.89m Ikf=100m Cjo=20p M=0.3333 Vj=0.75 Bv=1000 Ibv=10u)

* --- Main Power Supply ---
V1 12V 0 DC 12

* --- User Interface (Push Buttons) ---
* We simulate physical button presses using Pulse Voltage Sources controlling switches.
* Logic: To unlock, SW1 and SW2 must be pressed simultaneously (AND logic).
V_act1 Ctrl1 0 PULSE(0 5 1 1m 1m 3 10)
V_act2 Ctrl2 0 PULSE(0 5 2.5 1m 1m 3 10)

* --- Logic Stage (Series AND) ---
* SW1 connects 12V to Mid_Switch
S1 12V Mid_Switch Ctrl1 0 SW_push

* SW2 connects Mid_Switch to R1 Input
S2 Mid_Switch Pre_R1 Ctrl2 0 SW_push

* --- Timing Stage (RC Hold) ---
* R1: Current limiter for charging
R1 Pre_R1 Gate_Node 1k

* C1: Energy storage (Timing capacitor)
C1 Gate_Node 0 100u

* R2: Discharge timing resistor (Bleeder)
* Time Constant (Discharge) = 47k * 100u = 4.7 seconds
R2 Gate_Node 0 47k

* --- Power Stage ---
* Q1 renamed to M1 to match SPICE MOSFET syntax (requires M prefix for NMOS model).
* Pin order: Drain Gate Source Bulk. Bulk connected to Source (0).
M1 Drain_Node Gate_Node 0 0 IRF540

* --- Load (Solenoid Simulation) ---
* Modeled as Inductor L1 and Resistor R3 in series
L1 12V Solenoid_Mid 10mH
R3 Solenoid_Mid Drain_Node 10

* --- Protection ---
* D1: Flyback diode to suppress inductive spikes from L1 upon turn-off
* Connected Cathode to 12V, Anode to Drain
D1 Drain_Node 12V D1N4007

* --- Simulation Commands ---
.op
* Transient analysis: 10ms step for 10 seconds to capture full charge/discharge cycle
.tran 10m 10s

* --- Output ---
* Monitoring Control signals, Gate voltage (Timing), and Drain voltage (Output state)
.print tran V(Ctrl1) V(Ctrl2) V(Gate_Node) V(Drain_Node) I(L1)

.end

Resultados de Simulación (Transitorio)

Análisis: The simulation confirms the intended operation. When the control signals activate the series switches (AND logic), the gate node charges to ~11.7V, turning the MOSFET ON (Drain drops to ~0.13V, Current ~1.18A). After the input pulses cease, the gate voltage decays slowly via R2. Around 9 seconds into the simulation, the gate voltage drops near the threshold (4V), and the MOSFET turns off, returning the Drain voltage to 12V.

Show raw data table (1095 rows)

Index   time            v(ctrl1)        v(ctrl2)        v(gate_node)    v(drain_node)   l1#branch
0	0.000000e+00	0.000000e+00	0.000000e+00	2.819323e-03	1.200000e+01	1.199844e-11
1	1.000000e-04	0.000000e+00	0.000000e+00	2.819323e-03	1.200000e+01	1.204503e-11
2	2.000000e-04	0.000000e+00	0.000000e+00	2.819323e-03	1.200000e+01	1.196043e-11
3	4.000000e-04	0.000000e+00	0.000000e+00	2.819323e-03	1.200000e+01	1.204260e-11
4	8.000000e-04	0.000000e+00	0.000000e+00	2.819323e-03	1.200000e+01	1.204346e-11
5	1.600000e-03	0.000000e+00	0.000000e+00	2.819323e-03	1.200000e+01	1.201220e-11
6	3.200000e-03	0.000000e+00	0.000000e+00	2.819323e-03	1.200000e+01	1.199165e-11
7	6.400000e-03	0.000000e+00	0.000000e+00	2.819323e-03	1.200000e+01	1.202979e-11
8	1.280000e-02	0.000000e+00	0.000000e+00	2.819323e-03	1.200000e+01	1.202182e-11
9	2.280000e-02	0.000000e+00	0.000000e+00	2.819323e-03	1.200000e+01	1.199840e-11
10	3.280000e-02	0.000000e+00	0.000000e+00	2.819323e-03	1.200000e+01	1.200551e-11
11	4.280000e-02	0.000000e+00	0.000000e+00	2.819323e-03	1.200000e+01	1.199929e-11
12	5.280000e-02	0.000000e+00	0.000000e+00	2.819323e-03	1.200000e+01	1.200551e-11
13	6.280000e-02	0.000000e+00	0.000000e+00	2.819323e-03	1.200000e+01	1.199929e-11
14	7.280000e-02	0.000000e+00	0.000000e+00	2.819323e-03	1.200000e+01	1.200551e-11
15	8.280000e-02	0.000000e+00	0.000000e+00	2.819323e-03	1.200000e+01	1.199929e-11
16	9.280000e-02	0.000000e+00	0.000000e+00	2.819323e-03	1.200000e+01	1.200551e-11
17	1.028000e-01	0.000000e+00	0.000000e+00	2.819323e-03	1.200000e+01	1.199929e-11
18	1.128000e-01	0.000000e+00	0.000000e+00	2.819323e-03	1.200000e+01	1.200551e-11
19	1.228000e-01	0.000000e+00	0.000000e+00	2.819323e-03	1.200000e+01	1.199929e-11
20	1.328000e-01	0.000000e+00	0.000000e+00	2.819323e-03	1.200000e+01	1.200551e-11
21	1.428000e-01	0.000000e+00	0.000000e+00	2.819323e-03	1.200000e+01	1.199929e-11
22	1.528000e-01	0.000000e+00	0.000000e+00	2.819323e-03	1.200000e+01	1.200551e-11
23	1.628000e-01	0.000000e+00	0.000000e+00	2.819323e-03	1.200000e+01	1.199929e-11
... (1071 more rows) ...

Errores comunes y cómo evitarlos

1. Omitir el diodo Flyback (D1):
   • Error: El MOSFET falla después de unos pocos ciclos debido a los altos picos de voltaje del solenoide.
   • Solución: Coloque siempre un diodo en paralelo con cargas inductivas, cátodo al suministro positivo.
2. Polaridad incorrecta del condensador:
   • Error: C1 explota o se calienta; el circuito actúa como un cortocircuito.
   • Solución: Asegúrese de que la franja negativa del condensador electrolítico se conecte a Tierra (0).
3. Gate flotante:
   • Error: Si se quita R2, la cerradura se queda atascada en «ON» indefinidamente porque la carga de la puerta (gate) no tiene a dónde ir.
   • Solución: Asegúrese de que R2 esté conectado entre Gate y Tierra para proporcionar una ruta de descarga.

Solución de problemas

• El solenoide se apaga instantáneamente (Sin retardo):
  • Causa: C1 es demasiado pequeño, está dañado, o R2 es demasiado bajo (ej. 1 kΩ en lugar de 47 kΩ).
  • Solución: Verifique el valor de R2 o aumente la capacitancia de C1.
• El MOSFET se calienta mucho durante la transición de «APAGADO»:
  • Causa: La descarga lenta hace que el MOSFET permanezca en la «región lineal» (actuando como una resistencia) durante demasiado tiempo.
  • Solución: Esto es esperado en circuitos de retardo RC simples. Asegúrese de que el MOSFET tenga un disipador de calor o cambie a un retardo basado en lógica (Schmitt Trigger) para un corte más nítido.
• El circuito nunca se activa:
  • Causa: SW1 y SW2 no están cableados en serie, o el pin-out del MOSFET (G-D-S) es incorrecto.
  • Solución: Verifique la continuidad a través de los interruptores hasta el pin Gate.

Posibles mejoras y extensiones

1. Acción rápida con Schmitt Trigger: Inserte un inversor Schmitt Trigger (como CD40106) entre la red RC y el MOSFET. Esto crea una transición de ENCENDIDO/APAGADO digital limpia, evitando que el MOSFET se caliente durante la fase de descarga.
2. Reinicio de emergencia: Agregue un interruptor de «Pánico» (Normalmente Cerrado) en paralelo con el condensador C1. Presionarlo cortocircuita instantáneamente el condensador, bloqueando la bóveda inmediatamente independientemente del tiempo restante.

Más Casos Prácticos en Prometeo.blog

Carlos Núñez Zorrilla

Electronics & Computer Engineer

Ingeniero Superior en Electrónica de Telecomunicaciones e Ingeniero en Informática (titulaciones oficiales en España).

Sígueme:

¿Quiénes somos?