Caso práctico: Detector de igualdad de 1 bit

Prototipo de Detector de igualdad de 1 bit (Maker Style)

Nivel: Básico – Verificar el funcionamiento de una puerta XNOR 74HC7266 como detector lógico de igualdad utilizando su tabla de verdad.

Objetivo y caso de uso

En este caso práctico, construirá un detector digital de igualdad utilizando una puerta lógica XNOR 74HC7266, interruptores mecánicos y un indicador LED.

Este concepto de circuito es de gran utilidad en la electrónica digital del mundo real:
* Cerraduras digitales: Comparación de un bit introducido con un bit de clave de seguridad almacenado.
* Detección de errores: Verificación de si dos señales de sensores redundantes emiten exactamente el mismo estado digital.
* Enrutamiento de datos: Confirmación de direcciones de destino en el mapeo de memoria o protocolos de comunicación básicos.
* Automatización: Comprobación de si el estado real de una máquina coincide con el estado ordenado.

Resultado esperado:
* El LED de salida se ENCIENDE cuando ambas entradas son perfectamente iguales (ambas a nivel BAJO o ambas a nivel ALTO).
* El LED de salida permanece APAGADO cuando las entradas difieren (una a nivel ALTO y la otra a nivel BAJO).
* El nivel lógico BAJO se mide como aproximadamente 0 V, y el nivel lógico ALTO como aproximadamente 5 V.

Público objetivo: Principiantes que están aprendiendo las puertas lógicas digitales fundamentales y el álgebra de Boole.

Materiales

V1: fuente de alimentación de 5 V CC, función: alimentación del circuito
SW1: interruptor SPST, función: control de la entrada A
SW2: interruptor SPST, función: control de la entrada B
R1: resistencia de 10 kΩ, función: pull-down para el nodo VA
R2: resistencia de 10 kΩ, función: pull-down para el nodo VB
R3: resistencia de 330 Ω, función: limitación de corriente del LED
D1: LED rojo, función: indicador de igualdad
U1: CI 74HC7266, función: puerta lógica XNOR

Pin-out del 74HC7266

El 74HC7266 es una puerta cuádruple EXCLUSIVA-NOR (XNOR) de 2 entradas con salidas push-pull.

Pin	Nombre	Función lógica	Conexión en este caso
1	1 A	Entrada A de la puerta 1	Nodo `VA`
2	1B	Entrada B de la puerta 1	Nodo `VB`
3	1Y	Salida de la puerta 1	Nodo `VOUT`
5, 6	2 A, 2B	Entradas de la puerta 2	Nodo `0` (GND)
7	GND	Tierra	Nodo `0` (GND)
8, 9	3 A, 3B	Entradas de la puerta 3	Nodo `0` (GND)
12, 13	4 A, 4B	Entradas de la puerta 4	Nodo `0` (GND)
14	VCC	Alimentación positiva	Nodo `VCC`

Nota: Las entradas no utilizadas (pines 5, 6, 8, 9, 12, 13) deben conectarse a tierra para evitar la oscilación CMOS y el consumo excesivo de energía.

Guía de conexionado

V1: se conecta entre el nodo VCC y el nodo 0 (GND).
SW1: se conecta entre el nodo VCC y el nodo VA.
R1: se conecta entre el nodo VA y el nodo 0.
SW2: se conecta entre el nodo VCC y el nodo VB.
R2: se conecta entre el nodo VB y el nodo 0.
U1: el pin VCC (14) se conecta al nodo VCC.
U1: el pin GND (7) se conecta al nodo 0.
U1: el pin 1 (1 A) se conecta al nodo VA.
U1: el pin 2 (1B) se conecta al nodo VB.
U1: el pin 3 (1Y) se conecta al nodo VOUT.
U1: los pines 5, 6, 8, 9, 12 y 13 se conectan directamente al nodo 0.
R3: se conecta entre el nodo VOUT y el nodo D1_ANODE.
D1: el ánodo se conecta al nodo D1_ANODE, el cátodo se conecta al nodo 0.

Diagrama de bloques conceptual

Conceptual block diagram — PIN 74HC7266 XNOR Gate — Lectura rápida: entradas → bloque principal → salida (actuador o medida). Resume el esquemático ASCII de la siguiente sección.

Esquemático

VCC --> [ SW1: SPST ] --(Node VA)--> [ U1: Pin 1 (1 A) ]
                                            |
        (Node VA) --> [ R1: 10 kΩ ] --> GND  |
                                     [ U1: 74HC7266 XNOR ] --(Node VOUT)--> [ R3: 330 Ω ] --> [ D1: Red LED ] --> GND
        (Node VB) --> [ R2: 10 kΩ ] --> GND  |
                                            |
VCC --> [ SW2: SPST ] --(Node VB)--> [ U1: Pin 2 (1B) ]

* Power & Unused Pins:
  VCC --> [ U1: Pin 14 (VCC) ]
  GND <-- [ U1: Pin 7 (GND) ]
  GND <-- [ U1: Pins 5, 6, 8, 9, 12, 13 (Unused Inputs) ]

Esquema Eléctrico

Diagrama eléctrico

Tabla de verdad

VA (Entrada A)	VB (Entrada B)	VOUT (Salida)	D1 (Estado del LED)
0	0	1	ENCENDIDO
0	1	0	APAGADO
1	0	0	APAGADO
1	1	1	ENCENDIDO

Mediciones y pruebas

Verificación inicial de alimentación: Antes de accionar cualquier interruptor, encienda el circuito. Mida el voltaje entre VCC y 0 para asegurarse de que sea de 5 V.
Prueba del estado de las entradas: Configure su multímetro en voltaje de CC. Mida los nodos VA y VB con respecto al nodo 0. Alterne SW1 y SW2 para verificar que un interruptor abierto produce ~0 V (gracias a las resistencias pull-down) y un interruptor cerrado produce ~5 V.
Verificación de la lógica XNOR: Mida el voltaje en VOUT con respecto al nodo 0 para las cuatro combinaciones de SW1 y SW2.
Confirmación de igualdad: Asegúrese de que VOUT sea de aproximadamente 5 V y que el LED se ilumine SOLAMENTE cuando VA y VB coincidan perfectamente (0 V y 0 V, o 5 V y 5 V).

Netlist SPICE y simulación

Netlist SPICE de referencia (ngspice) — extractoNetlist SPICE completo (ngspice)

* Practical case: 1-bit equality detector
.width out=256

V1 VCC 0 DC 5

* Control signals for SW1 and SW2 to simulate user interaction
VctrlA ctrlA 0 PULSE(0 5 0 1u 1u 50u 100u)
VctrlB ctrlB 0 PULSE(0 5 0 1u 1u 100u 200u)

* SW1 and SW2 modeled as voltage-controlled switches
S1 VCC VA ctrlA 0 SWMOD
S2 VCC VB ctrlB 0 SWMOD

* Pull-down resistors R1 and R2
R1 VA 0 10k
R2 VB 0 10k

* U1: 74HC7266 XNOR Gate equivalent
XU1 VOUT VA VB 0 VCC GATE

* ... (truncated in public view) ...

Copia este contenido en un archivo .cir y ejecútalo con ngspice.

* Practical case: 1-bit equality detector
.width out=256

V1 VCC 0 DC 5

* Control signals for SW1 and SW2 to simulate user interaction
VctrlA ctrlA 0 PULSE(0 5 0 1u 1u 50u 100u)
VctrlB ctrlB 0 PULSE(0 5 0 1u 1u 100u 200u)

* SW1 and SW2 modeled as voltage-controlled switches
S1 VCC VA ctrlA 0 SWMOD
S2 VCC VB ctrlB 0 SWMOD

* Pull-down resistors R1 and R2
R1 VA 0 10k
R2 VB 0 10k

* U1: 74HC7266 XNOR Gate equivalent
XU1 VOUT VA VB 0 VCC GATE

* LED current limiting resistor R3
R3 VOUT D1_ANODE 330

* Equality indicator LED D1
D1 D1_ANODE 0 DLED

* Subcircuit for canonical 2-input XNOR gate
.subckt GATE out in1 in2 gnd vcc
B1 out gnd V = 5 * (1 / (1 + exp(-5 * (V(in1)-2.5) * (V(in2)-2.5))))
.ends

* Models
.model SWMOD SW(VT=2.5 VH=0.2 RON=0.1 ROFF=100MEG)
.model DLED D(IS=1e-15 N=2.0 RS=10)

* Simulation commands
.op
.tran 1u 500u
.print tran V(VOUT) V(VA) V(VB) V(D1_ANODE)
.end

Resultados de Simulación (Transitorio)

Análisis: The transient analysis spans 0 s to 500 us and captures the switching interval. Main ranges: v(vout) 1.35e-07 uV -> 5 V; v(va) 500 uV -> 5 V; v(vb) 500 uV -> 5 V.

Show raw data table (694 rows)

Index   time            v(vout)         v(va)           v(vb)           v(d1_anode)
0	0.000000e+00	5.000000e+00	4.999500e-04	4.999500e-04	1.650722e+00
1	1.000000e-08	5.000000e+00	4.999500e-04	4.999500e-04	1.650721e+00
2	2.000000e-08	5.000000e+00	4.999500e-04	4.999500e-04	1.650721e+00
3	4.000000e-08	5.000000e+00	4.999500e-04	4.999500e-04	1.650721e+00
4	8.000000e-08	5.000000e+00	4.999500e-04	4.999500e-04	1.650721e+00
5	1.600000e-07	5.000000e+00	4.999500e-04	4.999500e-04	1.650721e+00
6	3.200000e-07	5.000000e+00	4.999500e-04	4.999500e-04	1.650721e+00
7	3.637500e-07	5.000000e+00	4.999500e-04	4.999500e-04	1.650721e+00
8	4.403125e-07	5.000000e+00	4.999500e-04	4.999500e-04	1.650721e+00
9	4.615039e-07	5.000000e+00	4.999500e-04	4.999500e-04	1.650721e+00
10	4.985889e-07	5.000000e+00	4.999500e-04	4.999500e-04	1.650721e+00
11	5.088535e-07	5.000000e+00	4.999500e-04	4.999500e-04	1.650721e+00
12	5.268165e-07	5.000000e+00	4.999500e-04	4.999500e-04	1.650721e+00
13	5.467041e-07	5.000000e+00	4.999950e+00	4.999950e+00	1.650721e+00
14	5.864794e-07	5.000000e+00	4.999950e+00	4.999950e+00	1.650721e+00
15	6.660299e-07	5.000000e+00	4.999950e+00	4.999950e+00	1.650721e+00
16	8.251311e-07	5.000000e+00	4.999950e+00	4.999950e+00	1.650721e+00
17	1.000000e-06	5.000000e+00	4.999950e+00	4.999950e+00	1.650721e+00
18	1.031820e-06	5.000000e+00	4.999950e+00	4.999950e+00	1.650721e+00
19	1.095461e-06	5.000000e+00	4.999950e+00	4.999950e+00	1.650721e+00
20	1.222742e-06	5.000000e+00	4.999950e+00	4.999950e+00	1.650721e+00
21	1.477303e-06	5.000000e+00	4.999950e+00	4.999950e+00	1.650721e+00
22	1.986427e-06	5.000000e+00	4.999950e+00	4.999950e+00	1.650721e+00
23	2.986427e-06	5.000000e+00	4.999950e+00	4.999950e+00	1.650721e+00
... (670 more rows) ...

Netlist SPICE de referencia (ngspice)

* Practical case: 1-bit equality detector
.width out=256

V1 VCC 0 DC 5

* Control signals for SW1 and SW2 to simulate user interaction
VctrlA ctrlA 0 PULSE(0 5 0 1u 1u 50u 100u)
VctrlB ctrlB 0 PULSE(0 5 0 1u 1u 100u 200u)

* SW1 and SW2 modeled as voltage-controlled switches
S1 VCC VA ctrlA 0 SWMOD
S2 VCC VB ctrlB 0 SWMOD

* Pull-down resistors R1 and R2
R1 VA 0 10k
R2 VB 0 10k

* U1: 74HC7266 XNOR Gate equivalent
XU1 VOUT VA VB 0 VCC GATE

* LED current limiting resistor R3
R3 VOUT D1_ANODE 330

* Equality indicator LED D1
D1 D1_ANODE 0 DLED

* Subcircuit for canonical 2-input XNOR gate
.subckt GATE out in1 in2 gnd vcc
B1 out gnd V = 5 * (1 / (1 + exp(-5 * (V(in1)-2.5) * (V(in2)-2.5))))
.ends

* Models
.model SWMOD SW(VT=2.5 VH=0.2 RON=0.1 ROFF=100MEG)
.model DLED D(IS=1e-15 N=2.0 RS=10)

* Simulation commands
.op
.tran 1u 500u
.print tran V(VOUT) V(VA) V(VB) V(D1_ANODE)
.end

Resultados de Simulación (Transitorio)

Análisis: The transient analysis spans 0 s to 500 us and captures the switching interval. Main ranges: v(vout) 1.35e-07 uV -> 5 V; v(va) 500 uV -> 5 V; v(vb) 500 uV -> 5 V.

Errores comunes y cómo evitarlos

Confundir el 74HC7266 con el 74HC266: El 74HC266 tiene salidas de drenaje abierto (open-drain), lo que significa que no puede suministrar corriente para encender un LED sin una resistencia pull-up externa. Asegúrese de usar el 74HC7266 (push-pull) o agregue una resistencia pull-up si usa el 74HC266.
Dejar las entradas CMOS flotantes: Olvidar conectar a tierra las

Más Casos Prácticos en Prometeo.blog

Encuentra este producto y/o libros sobre este tema en Amazon

Ir a Amazon

Como afiliado de Amazon, gano con las compras que cumplan los requisitos. Si compras a través de este enlace, ayudas a mantener este proyecto.

Carlos Núñez Zorrilla

Electronics & Computer Engineer

Ingeniero Superior en Electrónica de Telecomunicaciones e Ingeniero en Informática (titulaciones oficiales en España).

Sígueme:

¿Quiénes somos?

Caso práctico: Detector de fallos de sensores

Prototipo de Detector de fallos de sensores (Maker Style)

Nivel: Básico – Implementar un circuito con compuerta XOR para activar una alarma visual cuando dos sensores redundantes presentan estados lógicos diferentes.

Objetivo y caso de uso

Construirás un circuito comparador lógico digital utilizando una compuerta XOR (OR Exclusiva) 74LS86 para monitorizar dos interruptores redundantes que actúan como sensores del sistema. El circuito evalúa las entradas de forma continua y activa una alarma visual LED solo cuando los dos sensores reportan estados conflictivos, lo que indica un posible fallo del sensor.

Este circuito es de gran utilidad en escenarios prácticos como:
* Automatización industrial, para monitorizar interruptores de límite de seguridad con doble redundancia en maquinaria pesada.
* Sistemas de control aeroespacial y de aviación, para detectar discrepancias entre sensores de vuelo redundantes.
* Formación básica en detección de fallos lógicos para técnicos de mantenimiento y electrónica.

Resultado esperado:
* Un nivel lógico alto a la salida (VOUT > 2.4 V) que enciende el LED cuando los estados de los sensores no coinciden.
* Un nivel lógico bajo a la salida (VOUT < 0.4 V) que mantiene el LED apagado cuando ambos sensores coinciden (ambos ALTO o ambos BAJO).
* Una indicación visual clara e inmediata de las discrepancias lógicas para el operador.

Público objetivo: Estudiantes de nivel básico que aprenden sobre compuertas lógicas digitales, álgebra de Boole y sistemas de redundancia.

Materiales

V1: fuente de 5 V CC, función: fuente de alimentación principal
SW1: interruptor SPST, función: simulador del sensor redundante A
SW2: interruptor SPST, función: simulador del sensor redundante B
R1: resistencia de 10 kΩ, función: pull-down para VA
R2: resistencia de 10 kΩ, función: pull-down para VB
R3: resistencia de 330 Ω, función: limitador de corriente para el LED
U1: compuerta OR Exclusiva cuádruple de 2 entradas 74LS86, función: lógica de detección de fallos
D1: LED rojo, función: indicador visual de alarma de fallo

Pin-out del CI utilizado

Circuito Integrado: 74LS86

Pin	Nombre	Función lógica	Conexión en este caso
1	1 A	Entrada 1 de la Compuerta 1	Nodo VA (desde SW1)
2	1B	Entrada 2 de la Compuerta 1	Nodo VB (desde SW2)
3	1Y	Salida de la Compuerta 1	Nodo VOUT (hacia R3 y D1)
7	GND	Tierra	Nodo 0 (GND)
14	VCC	Alimentación	Nodo VCC (5 V)

Nota: Los pines 4, 5, 6, 8, 9, 10, 11, 12 y 13 pertenecen a las otras tres compuertas XOR no utilizadas. Se recomienda encarecidamente conectar las entradas no utilizadas (pines 4, 5, 9, 10, 12, 13) al Nodo 0 (GND).

Guía de conexionado

V1: se conecta entre VCC y 0.
SW1: se conecta entre VCC y VA.
SW2: se conecta entre VCC y VB.
R1: se conecta entre VA y 0.
R2: se conecta entre VB y 0.
U1: conecta el Pin 14 a VCC, el Pin 7 a 0, el Pin 1 a VA, el Pin 2 a VB y el Pin 3 a VOUT.
R3: se conecta entre VOUT y VLED.
D1: conecta su ánodo a VLED y su cátodo a 0.

Diagrama de bloques conceptual

Conceptual block diagram — COMPUERTA XOR gate — Lectura rápida: entradas → bloque principal → salida (actuador o medida). Resume el esquemático ASCII de la siguiente sección.

Esquemático

VCC --> [ SW1: Sensor A ] --(VA)-->
              |                   |
              v                   v
        [ R1: 10 kΩ ]            [ U1: 74LS86 XOR Gate ] --(VOUT)--> [ R3: 330 Ω ] --(VLED)--> [ D1: Red LED ] --> GND
              |                   ^
              v                   |
             GND                  |
                                  |
VCC --> [ SW2: Sensor B ] --(VB)-->
              |
              v
        [ R2: 10 kΩ ]
              |
              v
             GND

Esquema Eléctrico

Diagrama eléctrico

Tabla de verdad

Sensor A (Nodo VA)	Sensor B (Nodo VB)	Salida (Nodo VOUT)	Estado de Alarma (D1)	Estado del Sistema
0	0	0	OFF	Normal (Coincidencia)
0	1	1	ON	Fallo (Discrepancia)
1	0	1	ON	Fallo (Discrepancia)
1	1	0	OFF	Normal (Coincidencia)

Mediciones y pruebas

Sistema Normal (Bajo): Deja ambos SW1 y SW2 abiertos. Mide el voltaje en los nodos VA y VB con un multímetro; ambos deberían marcar 0 V. Mide VOUT; debería ser < 0.4 V. El LED D1 debe estar apagado (OFF).
Fallo en Sensor A: Cierra SW1 (aplicando 5 V a VA) mientras dejas SW2 abierto (0 V en VB). Mide VOUT; debería marcar > 2.4 V. El LED D1 debe encenderse (ON).
Fallo en Sensor B: Abre SW1 (0 V en VA) y cierra SW2 (aplicando 5 V a VB). Mide VOUT; debería marcar > 2.4 V. El LED D1 debe encenderse (ON).
Sistema Normal (Alto): Cierra tanto SW1 como SW2 para que tanto VA como VB marquen 5 V. Mide VOUT; debería caer de nuevo a < 0.4 V. El LED D1 debe estar apagado (OFF).

Netlist SPICE y simulación

Netlist SPICE de referencia (ngspice) — extractoNetlist SPICE completo (ngspice)

* Practical case: Sensor fault detector
.width out=256

* Main Power Supply
V1 VCC 0 DC 5

* Redundant Sensor A Simulator (Switch 1)
VCTRLA ctrlA 0 PULSE(0 5 0 1u 1u 50u 100u)
S1 VCC VA ctrlA 0 SWMOD

* Redundant Sensor B Simulator (Switch 2)
VCTRLB ctrlB 0 PULSE(0 5 0 1u 1u 100u 200u)
S2 VCC VB ctrlB 0 SWMOD

* Pull-down Resistors for Inputs
R1 VA 0 10k
R2 VB 0 10k

* Fault Detection Logic (74LS86 XOR Gate)
XU1 VOUT VA VB 0 VCC GATE
* ... (truncated in public view) ...

Copia este contenido en un archivo .cir y ejecútalo con ngspice.

* Practical case: Sensor fault detector
.width out=256

* Main Power Supply
V1 VCC 0 DC 5

* Redundant Sensor A Simulator (Switch 1)
VCTRLA ctrlA 0 PULSE(0 5 0 1u 1u 50u 100u)
S1 VCC VA ctrlA 0 SWMOD

* Redundant Sensor B Simulator (Switch 2)
VCTRLB ctrlB 0 PULSE(0 5 0 1u 1u 100u 200u)
S2 VCC VB ctrlB 0 SWMOD

* Pull-down Resistors for Inputs
R1 VA 0 10k
R2 VB 0 10k

* Fault Detection Logic (74LS86 XOR Gate)
XU1 VOUT VA VB 0 VCC GATE

* Visual Fault Alarm Indicator (LED and Current Limiting Resistor)
R3 VOUT VLED 330
D1 VLED 0 DLED

* Component Models
.model SWMOD SW(VT=2.5 VH=0.2 RON=0.1 ROFF=100MEG)
.model DLED D(IS=1e-15 N=1.5 RS=10)

* XOR Gate Behavioural Subcircuit
* Continuous implementation to ensure robust convergence
.subckt GATE out in1 in2 gnd vcc
B1 out gnd V = V(vcc) * ( 1/(1+exp(-50*(V(in1)-2.5))) + 1/(1+exp(-50*(V(in2)-2.5))) - 2 * (1/(1+exp(-50*(V(in1)-2.5)))) * (1/(1+exp(-50*(V(in2)-2.5)))) )
.ends

* Simulation Directives
.tran 1u 400u
.print tran V(VA) V(VB) V(VOUT) V(VLED)
.op
.end

Resultados de Simulación (Transitorio)

Análisis: The transient simulation shows the XOR logic functioning correctly. When VA and VB are both low (~0V) or both high (~5V), VOUT is ~0V and VLED is ~0V (LED off). When VA and VB differ (one is ~5V, the other ~0V), VOUT goes to 5V and VLED reaches ~1.28V, indicating the LED is forward-biased and turned on, matching the truth table.

Show raw data table (562 rows)

Index   time            v(va)           v(vb)           v(vout)         v(vled)
0	0.000000e+00	4.999500e-04	4.999500e-04	5.297196e-54	9.094010e-30
1	1.000000e-08	4.999500e-04	4.999500e-04	5.297196e-54	7.969517e-41
2	2.000000e-08	4.999500e-04	4.999500e-04	5.297196e-54	-7.96952e-41
3	4.000000e-08	4.999500e-04	4.999500e-04	5.297196e-54	-3.48674e-51
4	8.000000e-08	4.999500e-04	4.999500e-04	5.297196e-54	1.402111e-51
5	1.600000e-07	4.999500e-04	4.999500e-04	5.297196e-54	5.297196e-54
6	3.200000e-07	4.999500e-04	4.999500e-04	5.297196e-54	5.297196e-54
7	3.637500e-07	4.999500e-04	4.999500e-04	5.297196e-54	5.297196e-54
8	4.403125e-07	4.999500e-04	4.999500e-04	5.297196e-54	5.297196e-54
9	4.615039e-07	4.999500e-04	4.999500e-04	5.297196e-54	5.297196e-54
10	4.985889e-07	4.999500e-04	4.999500e-04	5.297196e-54	5.297196e-54
11	5.088535e-07	4.999500e-04	4.999500e-04	5.297196e-54	5.297196e-54
12	5.268165e-07	4.999500e-04	4.999500e-04	5.297196e-54	5.297196e-54
13	5.467041e-07	4.999950e+00	4.999950e+00	1.329451e-51	1.329451e-51
14	5.864794e-07	4.999950e+00	4.999950e+00	-2.81145e-68	3.383370e-62
15	6.660299e-07	4.999950e+00	4.999950e+00	-2.81145e-68	-2.26159e-62
16	8.251311e-07	4.999950e+00	4.999950e+00	-2.81145e-68	-2.81157e-68
17	1.000000e-06	4.999950e+00	4.999950e+00	-2.81145e-68	-2.81143e-68
18	1.031820e-06	4.999950e+00	4.999950e+00	-2.81145e-68	-2.81145e-68
19	1.095461e-06	4.999950e+00	4.999950e+00	-2.81145e-68	-2.81145e-68
20	1.222742e-06	4.999950e+00	4.999950e+00	-2.81145e-68	-2.81145e-68
21	1.477303e-06	4.999950e+00	4.999950e+00	-2.81145e-68	-2.81145e-68
22	1.986427e-06	4.999950e+00	4.999950e+00	-2.81145e-68	-2.81145e-68
23	2.986427e-06	4.999950e+00	4.999950e+00	-2.81145e-68	-2.81145e-68
... (538 more rows) ...

Netlist SPICE de referencia (ngspice)

* Practical case: Sensor fault detector
.width out=256

* Main Power Supply
V1 VCC 0 DC 5

* Redundant Sensor A Simulator (Switch 1)
VCTRLA ctrlA 0 PULSE(0 5 0 1u 1u 50u 100u)
S1 VCC VA ctrlA 0 SWMOD

* Redundant Sensor B Simulator (Switch 2)
VCTRLB ctrlB 0 PULSE(0 5 0 1u 1u 100u 200u)
S2 VCC VB ctrlB 0 SWMOD

* Pull-down Resistors for Inputs
R1 VA 0 10k
R2 VB 0 10k

* Fault Detection Logic (74LS86 XOR Gate)
XU1 VOUT VA VB 0 VCC GATE

* Visual Fault Alarm Indicator (LED and Current Limiting Resistor)
R3 VOUT VLED 330
D1 VLED 0 DLED

* Component Models
.model SWMOD SW(VT=2.5 VH=0.2 RON=0.1 ROFF=100MEG)
.model DLED D(IS=1e-15 N=1.5 RS=10)

* XOR Gate Behavioural Subcircuit
* Continuous implementation to ensure robust convergence
.subckt GATE out in1 in2 gnd vcc
B1 out gnd V = V(vcc) * ( 1/(1+exp(-50*(V(in1)-2.5))) + 1/(1+exp(-50*(V(in2)-2.5))) - 2 * (1/(1+exp(-50*(V(in1)-2.5)))) * (1/(1+exp(-50*(V(in2)-2.5)))) )
.ends

* Simulation Directives
.tran 1u 400u
.print tran V(VA) V(VB) V(VOUT) V(VLED)
.op
.end

Resultados de Simulación (Transitorio)

Errores comunes y cómo evitarlos

Olvidar las resistencias pull-down: Conectar los interruptores directamente al CI sin R1 y R2 deja las entradas flotantes cuando los interruptores están abiertos, causando un comportamiento impredecible y falsas alarmas. Utiliza siempre resistencias pull-down.
Inversión de polaridad del LED: Colocar el LED al revés (cátodo a VLED, ánodo a 0) impedirá que se encienda incluso cuando se detecte un fallo. Verifica que el borde plano o la pata más corta esté conectada a tierra.
Dejar entradas no utilizadas flotantes: El 74LS86 contiene cuatro compuertas XOR. Dejar las entradas de las compuertas no utilizadas desconectadas puede causar oscilación interna y aumentar el consumo de energía. Conecta las entradas no utilizadas a tierra (0).

Solución de problemas

Síntoma: El LED nunca se enciende bajo ninguna combinación de interruptores.
- Causa: LED defectuoso, polaridad del LED invertida, conexión de R3 rota, o falta de VCC/GND en el chip.
- Solución: Comprueba la orientación de D1. Verifica que haya 5 V en el Pin 14 y 0 V en el Pin 7 de U1.
Síntoma: El LED siempre está encendido, incluso cuando ambos interruptores están abiertos o ambos están cerrados.
- Causa: Una de las entradas está flotante (falta la resistencia pull-down R1 o R2), o un interruptor está mal cableado.
- Solución: Comprueba la continuidad en R1 y R2 hacia tierra. Verifica que los voltajes en VA y VB correspondan estrictamente a la tabla de verdad.
Síntoma: El LED se enciende correctamente pero con muy poca intensidad.
- Causa: La serie 74LS tiene una capacidad débil para suministrar corriente en comparación con los chips CMOS modernos, o el valor de R3 es demasiado alto.
- Solución: Reduce R3 ligeramente (por ejemplo, a 220 Ω), o consulta las extensiones a continuación para una mejor forma de controlar el LED.

Posibles mejoras y extensiones

Configuración de salida activa en bajo: Dado que los chips TTL (como la serie 74LS) son mucho mejores para absorber corriente que para suministrarla, recablea el LED para que el ánodo vaya a 5 V (a través de R3) y el cátodo vaya a VOUT. Nota: necesitarás añadir una compuerta NOT (ej. 74LS04) después de la

Más Casos Prácticos en Prometeo.blog

Encuentra este producto y/o libros sobre este tema en Amazon

Ir a Amazon

Como afiliado de Amazon, gano con las compras que cumplan los requisitos. Si compras a través de este enlace, ayudas a mantener este proyecto.

Carlos Núñez Zorrilla

Electronics & Computer Engineer

Ingeniero Superior en Electrónica de Telecomunicaciones e Ingeniero en Informática (titulaciones oficiales en España).

Sígueme:

¿Quiénes somos?

Caso práctico: Alarma de seguridad con NOR

Prototipo de Alarma de seguridad con NOR (Maker Style)

Nivel: Básico | Objetivo: Verificar la tabla de verdad de la compuerta NOR utilizando un circuito de alarma que se activa solo cuando ningún sensor detecta movimiento.

Objetivo y caso de uso

Construiremos un simulador de alarma de seguridad sencillo utilizando una compuerta NOR 74HC02. En este sistema, la alarma (un LED) se iluminará solo cuando todos los sensores de monitoreo conectados (representados por interruptores) indiquen un estado seguro y sin alteraciones (Cero lógico).

Por qué es útil:
* Demuestra aplicaciones de lógica negativa donde se requiere la ausencia de entradas para desencadenar una acción.
* Proporciona experiencia práctica con el comportamiento de las compuertas lógicas CMOS y los umbrales de nivel lógico.
* Imita los enclavamientos de seguridad del mundo real, como las guardas de máquinas, donde múltiples condiciones deben ser falsas para que el sistema funcione.
* Introduce el uso esencial de las resistencias pull-down para garantizar estados lógicos estables y predecibles.

Resultado esperado:
* El LED de salida se iluminará solo cuando ambos interruptores de los sensores estén abiertos (Cero lógico, 0 V).
* El LED de salida se apagará inmediatamente si uno o ambos interruptores se cierran (Uno lógico, 5 V).
* Los voltajes de entrada medirán cerca de 0 V cuando los interruptores estén abiertos, y cerca de 5 V cuando estén cerrados.
* El voltaje de salida seguirá estrictamente la tabla de verdad teórica de una compuerta lógica NOR.

Público objetivo: Principiantes en electrónica digital que aprenden sobre compuertas lógicas fundamentales y circuitos de control básicos.

Materiales

V1: Fuente de alimentación de 5 V CC
U1: Compuerta NOR cuádruple de 2 entradas 74HC02
SW1: Interruptor SPST, función: entrada del sensor A
SW2: Interruptor SPST, función: entrada del sensor B
R1: Resistencia de 10 kΩ, función: pull-down para VA
R2: Resistencia de 10 kΩ, función: pull-down para VB
R3: Resistencia de 330 Ω, función: limitadora de corriente para el LED
D1: LED rojo, función: indicador de alarma activa

Pin-out del CI utilizado

CI seleccionado: 74HC02

Pin	Nombre	Función lógica	Conexión en este caso
1	1Y	Salida de la compuerta 1	Se conecta a `VOUT`
2	1 A	Entrada A de la compuerta 1	Se conecta a `VA`
3	1B	Entrada B de la compuerta 1	Se conecta a `VB`
7	GND	Referencia de tierra	Se conecta a `0`
14	VCC	Voltaje de alimentación positivo	Se conecta a `VCC`

(Nota: Los pines 4, 5, 6, 8, 9, 10, 11, 12 y 13 pertenecen a las compuertas no utilizadas en el encapsulado del CI y, en un diseño permanente, lo ideal es que sus entradas estén conectadas a tierra para evitar estados flotantes CMOS).

Guía de conexionado

V1: Se conecta entre VCC y 0.
U1 (Pin 14): Se conecta a VCC.
U1 (Pin 7): Se conecta a 0.
SW1: Se conecta entre VCC y VA.
SW2: Se conecta entre VCC y VB.
R1: Se conecta entre VA y 0.
R2: Se conecta entre VB y 0.
U1 (Pin 2): Se conecta a VA.
U1 (Pin 3): Se conecta a VB.
U1 (Pin 1): Se conecta a VOUT.
R3: Se conecta entre VOUT y D1_A.
D1: Se conecta entre D1_A (ánodo) y 0 (cátodo).

Diagrama de bloques conceptual

Conceptual block diagram — COMPUERTA 74HC02 NOR Logic — Lectura rápida: entradas → bloque principal → salida (actuador o medida). Resume el esquemático ASCII de la siguiente sección.

Esquemático

VCC   GND
                                           |     |
                                        (Pin14)(Pin7)
VCC --> [ SW1: Sensor A ] --(VA)--> [                   ]
[ VA ] ---> [ R1: 10 kΩ ] ---> GND   [ Pin 2             ]
                                    [ U1: 74HC02 NOR    ] --(Pin 1: VOUT)--> [ R3: 330 Ω ] --> [ D1: Red LED ] --> GND
VCC --> [ SW2: Sensor B ] --(VB)--> [ Pin 3             ]
[ VB ] ---> [ R2: 10 kΩ ] ---> GND   [                   ]

Esquema Eléctrico

Diagrama eléctrico

Tabla de verdad

Entrada A (`VA`)	Entrada B (`VB`)	Salida Y (`VOUT`)	Estado de la alarma
0	0	1	LED ENCENDIDO
0	1	0	LED APAGADO
1	0	0	LED APAGADO
1	1	0	LED APAGADO

Mediciones y pruebas

Verificación de alimentación: Con la fuente de alimentación conectada, utiliza un multímetro para medir el voltaje entre los nodos VCC y 0. Asegúrate de que sea estrictamente 5 V.
Prueba de estado de reposo (0, 0): Deja tanto SW1 como SW2 abiertos. Mide los nodos VA y VB con respecto a tierra; deben ser 0 V. Mide VOUT; debe marcar cerca de 5 V, y el LED debe estar ENCENDIDO.
Prueba de un solo sensor (1, 0 / 0, 1): Cierra SW1 (dejando SW2 abierto). Mide VA; debe ser 5 V. Mide VOUT; debe caer inmediatamente a 0 V, y el LED debe APAGARSE. Repite el proceso abriendo SW1 y cerrando SW2.
Prueba de doble sensor (1, 1): Cierra tanto SW1 como SW2. Confirma que tanto VA como VB midan 5 V. Mide VOUT para verificar que se mantenga en 0 V (LED APAGADO).

Netlist SPICE y simulación

Netlist SPICE de referencia (ngspice) — extractoNetlist SPICE completo (ngspice)

* Practical case: Security alarm with NOR
.width out=256

* Power supply
V1 VCC 0 DC 5

* Dynamic stimuli for user pressing the switches
VctrlA ctrlA 0 PULSE(0 5 0 1u 1u 50u 100u)
VctrlB ctrlB 0 PULSE(0 5 0 1u 1u 100u 200u)

* Switches representing SW1 and SW2
SW1 VCC VA ctrlA 0 SWMOD
SW2 VCC VB ctrlB 0 SWMOD
.model SWMOD SW(VT=2.5 VH=0.2 RON=1 ROFF=100MEG)

* Pull-down resistors
R1 VA 0 10k
R2 VB 0 10k

* NOR Gate 74HC02 (U1)
* ... (truncated in public view) ...

Copia este contenido en un archivo .cir y ejecútalo con ngspice.

* Practical case: Security alarm with NOR
.width out=256

* Power supply
V1 VCC 0 DC 5

* Dynamic stimuli for user pressing the switches
VctrlA ctrlA 0 PULSE(0 5 0 1u 1u 50u 100u)
VctrlB ctrlB 0 PULSE(0 5 0 1u 1u 100u 200u)

* Switches representing SW1 and SW2
SW1 VCC VA ctrlA 0 SWMOD
SW2 VCC VB ctrlB 0 SWMOD
.model SWMOD SW(VT=2.5 VH=0.2 RON=1 ROFF=100MEG)

* Pull-down resistors
R1 VA 0 10k
R2 VB 0 10k

* NOR Gate 74HC02 (U1)
* Pins: 1=VOUT, 2=VA, 3=VB, 7=0, 14=VCC
XU1 VOUT VA VB 0 VCC NOR2

* Output components
R3 VOUT D1_A 330
D1 D1_A 0 DLED

* Models
.model DLED D(IS=1e-19 N=1.6 RS=10)

* Subcircuits
.subckt NOR2 out in1 in2 gnd vcc
* Robust continuous behavior for NOR logic
B1 out gnd V = V(vcc) * (1 / (1 + exp(20*(V(in1)-2.5)))) * (1 / (1 + exp(20*(V(in2)-2.5))))
.ends

* Analysis
.tran 1u 300u
.print tran V(VA) V(VB) V(VOUT) V(D1_A)
.op
.end

Resultados de Simulación (Transitorio)

Análisis: The transient analysis spans 0 s to 300 us and captures the switching interval. Main ranges: v(vout) 1.9e-37 uV -> 5 V; v(va) 500 uV -> 5 V; v(vb) 500 uV -> 5 V.

Show raw data table (417 rows)

Index   time            v(va)           v(vb)           v(vout)         v(d1_a)
0	0.000000e+00	4.999500e-04	4.999500e-04	5.000000e+00	1.719109e+00
1	1.000000e-08	4.999500e-04	4.999500e-04	5.000000e+00	1.719109e+00
2	2.000000e-08	4.999500e-04	4.999500e-04	5.000000e+00	1.719109e+00
3	4.000000e-08	4.999500e-04	4.999500e-04	5.000000e+00	1.719109e+00
4	8.000000e-08	4.999500e-04	4.999500e-04	5.000000e+00	1.719109e+00
5	1.600000e-07	4.999500e-04	4.999500e-04	5.000000e+00	1.719109e+00
6	3.200000e-07	4.999500e-04	4.999500e-04	5.000000e+00	1.719109e+00
7	3.637500e-07	4.999500e-04	4.999500e-04	5.000000e+00	1.719109e+00
8	4.403125e-07	4.999500e-04	4.999500e-04	5.000000e+00	1.719109e+00
9	4.615039e-07	4.999500e-04	4.999500e-04	5.000000e+00	1.719109e+00
10	4.985889e-07	4.999500e-04	4.999500e-04	5.000000e+00	1.719109e+00
11	5.088535e-07	4.999500e-04	4.999500e-04	5.000000e+00	1.719109e+00
12	5.268165e-07	4.999500e-04	4.999500e-04	5.000000e+00	1.719109e+00
13	5.467041e-07	4.999500e+00	4.999500e+00	1.897609e-43	8.840581e-30
14	5.864794e-07	4.999500e+00	4.999500e+00	1.897609e-43	3.298742e-17
15	6.660299e-07	4.999500e+00	4.999500e+00	1.897609e-43	7.028545e-34
16	8.251311e-07	4.999500e+00	4.999500e+00	1.897609e-43	7.526757e-34
17	1.000000e-06	4.999500e+00	4.999500e+00	1.897609e-43	1.897616e-43
18	1.031820e-06	4.999500e+00	4.999500e+00	1.897609e-43	1.897608e-43
19	1.095461e-06	4.999500e+00	4.999500e+00	1.897609e-43	1.897609e-43
20	1.222742e-06	4.999500e+00	4.999500e+00	1.897609e-43	1.897609e-43
21	1.477303e-06	4.999500e+00	4.999500e+00	1.897609e-43	1.897609e-43
22	1.986427e-06	4.999500e+00	4.999500e+00	1.897609e-43	1.897609e-43
23	2.986427e-06	4.999500e+00	4.999500e+00	1.897609e-43	1.897609e-43
... (393 more rows) ...

Netlist SPICE de referencia (ngspice)

* Practical case: Security alarm with NOR
.width out=256

* Power supply
V1 VCC 0 DC 5

* Dynamic stimuli for user pressing the switches
VctrlA ctrlA 0 PULSE(0 5 0 1u 1u 50u 100u)
VctrlB ctrlB 0 PULSE(0 5 0 1u 1u 100u 200u)

* Switches representing SW1 and SW2
SW1 VCC VA ctrlA 0 SWMOD
SW2 VCC VB ctrlB 0 SWMOD
.model SWMOD SW(VT=2.5 VH=0.2 RON=1 ROFF=100MEG)

* Pull-down resistors
R1 VA 0 10k
R2 VB 0 10k

* NOR Gate 74HC02 (U1)
* Pins: 1=VOUT, 2=VA, 3=VB, 7=0, 14=VCC
XU1 VOUT VA VB 0 VCC NOR2

* Output components
R3 VOUT D1_A 330
D1 D1_A 0 DLED

* Models
.model DLED D(IS=1e-19 N=1.6 RS=10)

* Subcircuits
.subckt NOR2 out in1 in2 gnd vcc
* Robust continuous behavior for NOR logic
B1 out gnd V = V(vcc) * (1 / (1 + exp(20*(V(in1)-2.5)))) * (1 / (1 + exp(20*(V(in2)-2.5))))
.ends

* Analysis
.tran 1u 300u
.print tran V(VA) V(VB) V(VOUT) V(D1_A)
.op
.end

Resultados de Simulación (Transitorio)

Análisis: The transient analysis spans 0 s to 300 us and captures the switching interval. Main ranges: v(vout) 1.9e-37 uV -> 5 V; v(va) 500 uV -> 5 V; v(vb) 500 uV -> 5 V.

Errores comunes y cómo evitarlos

Interpretar mal el pin-out del 74HC02: A diferencia de las compuertas AND/OR estándar (donde los pines 1 y 2 son entradas y el 3 es la salida), el 74HC02 tiene su salida en el pin 1, y las entradas en los pines 2 y 3. Conectarlo como un 74HC08 provocará cortocircuitos y fallas en los componentes.
Entradas flotantes (Falta de resistencias pull-down): Omitir R1 o R2 deja las entradas CMOS flotando cuando los interruptores están abiertos. Esto hace que la salida oscile o cambie aleatoriamente debido al ruido electromagnético ambiental. Asegúrate siempre de que tus entradas tengan un camino definido hacia tierra.
Invertir la polaridad del LED: Conectar el LED al revés (ánodo a tierra) evitará que se encienda, incluso si la compuerta entrega un estado de Uno lógico (5 V) correcto a la salida.

Solución de problemas

Síntoma: El LED siempre está APAGADO, incluso cuando ambos interruptores están abiertos.
Causa: Entradas flotantes que actúan como nivel lógico ALTO, o un conexionado incorrecto en el pin 1 (Salida).
Solución: Verifica que R1 y R2 estén conectados correctamente entre los nodos de entrada (VA, VB) y tierra (0). Comprueba nuevamente que el LED esté conectado al pin 1, no al pin 3.
Síntoma: El CI se calienta excesivamente al tacto.
Causa: Los pines de alimentación (VCC y 0) están invertidos, o un pin de salida está en cortocircuito directo a tierra o a VCC.
Solución: Desconecta la alimentación inmediatamente. Verifica que el pin 14 vaya estrictamente a VCC y el pin 7 vaya estrictamente a 0.
Síntoma: La alarma se activa (el LED se ENCIENDE) cuando se cierra cualquier interruptor, en lugar de cuando están abiertos.
Causa: Uso de una compuerta OR (74HC32) en lugar de una compuerta NOR (74HC02), o uso de resistencias pull-up en lugar de pull-downs.
Solución: Revisa las marcas en el encapsulado del CI para asegurarte de que sea un 74HC02, y verifica que R1 y R2 estén conectados a tierra (0).

Posibles mejoras y extensiones

Integración de alarma audible: Reemplaza o coloca en paralelo al LED indicador un zumbador piezoeléctrico activo de 5 V de baja corriente para crear un sistema de advertencia de seguridad más realista.
Expansión del sistema: Conecta en cascada varias compuertas NOR o combínalas con compuertas OR para expandir el sistema de una alarma de 2 sensores a una configuración de 4 sensores, manteniendo la regla de que ningún sensor debe estar activo para activar la salida.

Más Casos Prácticos en Prometeo.blog

Encuentra este producto y/o libros sobre este tema en Amazon

Ir a Amazon

Como afiliado de Amazon, gano con las compras que cumplan los requisitos. Si compras a través de este enlace, ayudas a mantener este proyecto.

Carlos Núñez Zorrilla

Electronics & Computer Engineer

Ingeniero Superior en Electrónica de Telecomunicaciones e Ingeniero en Informática (titulaciones oficiales en España).

Sígueme:

¿Quiénes somos?

Caso práctico: Divisor de frecuencia seleccionable

Prototipo de Divisor de frecuencia seleccionable (Maker Style)

Nivel: Medio – Construir un divisor de frecuencia binario utilizando un contador de rizado 74HC393 con una etapa de salida seleccionable.

Objetivo y caso de uso

Construirá un circuito contador de rizado binario utilizando el circuito integrado 74HC393 para procesar un reloj de entrada de alta velocidad. Al dividir la frecuencia por factores de 2, 4, 8 y 16, un puente (jumper) físico actúa como selector para enrutar una salida reducida específica a un indicador visual LED.

Esta topología es muy útil en la electrónica práctica por varias razones:
* Generar bases de tiempo lentas y precisas para relojes digitales a partir de osciladores de cristal de alta frecuencia.
* Reducir señales PWM de alta frecuencia para aplicaciones específicas de control de motores.
* Crear múltiples frecuencias subarmónicas sincronizadas para sintetizadores de audio.
* Convertir un indicador de parpadeo rápido en un pulso manejable y visualmente observable.

Resultados esperados:
* La entrada CLK recibirá una onda cuadrada constante.
* Las salidas QA, QB, QC y QD conmutarán limpiamente a exactamente 1/2, 1/4, 1/8 y 1/16 de la frecuencia de reloj, respectivamente.
* Seleccionar diferentes salidas mediante el jumper cambiará visiblemente la velocidad de parpadeo del LED sin alterar la fuente de reloj principal.

Audiencia objetivo y nivel: Estudiantes de electrónica y aficionados que deseen experiencia práctica con lógica asíncrona y escalado de frecuencia.

Materiales

V1: Fuente de alimentación de 5 V CC, función: fuente de alimentación lógica
VCLK: Fuente de reloj de onda cuadrada de 5 V (ej. generador de funciones), función: reloj de entrada
U1: Contador de rizado binario dual de 4 bits 74HC393, función: divisor de frecuencia
J1: Bloque de pines (header) de 4 pines con puente (jumper), función: selector de salida
R1: Resistencia de 330 Ω, función: limitación de corriente del LED
D1: LED rojo, función: indicador de estado de la salida seleccionada

Pin-out del CI utilizado

Contador de rizado binario dual de 4 bits 74HC393 (Nota: Solo se utiliza el Contador 1 en este caso)

Pin	Nombre	Función lógica	Conexión en este caso
1	1CP (CLK)	Entrada de reloj 1 (Activa en flanco de bajada)	Conectado a `CLK`
2	1MR (CLR)	Reinicio maestro 1 (Activo en alto)	Conectado a `0` (GND)
3	1Q0 (QA)	Salida 0 (División por 2)	Conectado a `QA`
4	1Q1 (QB)	Salida 1 (División por 4)	Conectado a `QB`
5	1Q2 (QC)	Salida 2 (División por 8)	Conectado a `QC`
6	1Q3 (QD)	Salida 3 (División por 16)	Conectado a `QD`
7	GND	Referencia de tierra	Conectado a `0`
14	VCC	Alimentación positiva	Conectado a `VCC`

Guía de conexionado

V1: se conecta entre el nodo VCC y el nodo 0.
VCLK: se conecta entre el nodo CLK y el nodo 0.
U1 Pin 14 (VCC): se conecta al nodo VCC.
U1 Pin 7 (GND): se conecta al nodo 0.
U1 Pin 1 (1CP): se conecta al nodo CLK.
U1 Pin 2 (1MR): se conecta al nodo 0.
U1 Pin 3 (1Q0): se conecta al nodo QA y al terminal selector 1 de J1.
U1 Pin 4 (1Q1): se conecta al nodo QB y al terminal selector 2 de J1.
U1 Pin 5 (1Q2): se conecta al nodo QC y al terminal selector 3 de J1.
U1 Pin 6 (1Q3): se conecta al nodo QD y al terminal selector 4 de J1.
Terminal común de J1: se conecta al nodo VOUT.
R1: se conecta entre el nodo VOUT y el nodo N_LED.
D1: se conecta entre el nodo N_LED (Ánodo) y el nodo 0 (Cátodo).

Diagrama de bloques conceptual

Conceptual block diagram — 74HC393 Binary counter — Lectura rápida: entradas → bloque principal → salida (actuador o medida). Resume el esquemático ASCII de la siguiente sección.

Esquemático

--(1Q0/QA)--> [ J1: 4-Pin Header ]
[ VCLK: Clock ] --(CLK)-->                             --(1Q1/QB)--> [ w/ Jumper Shunt  ]
GND --(1MR)--------------> [ U1: 74HC393 Counter ]     --(1Q2/QC)--> [ (Common Output)  ] --(VOUT)--> [ R1: 330 Ω ] --(N_LED)--> [ D1: Red LED ] --> GND
VCC --(VCC)-------------->                             --(1Q3/QD)--> [                  ]
GND --(GND)-------------->

Esquema Eléctrico

Mediciones y pruebas

Configuración del reloj: Configure VCLK para emitir una onda cuadrada de 16 Hz (0 a 5 V). Verifique esta señal conectando un canal del osciloscopio al nodo CLK.
Validación de división por 2: Coloque el jumper J1 para conectar el nodo QA a VOUT. El LED D1 debería parpadear a 8 Hz. Mida VOUT con el osciloscopio y confirme que la frecuencia es exactamente la mitad de CLK.
Validación de división secuencial: Mueva el jumper sucesivamente a QB, QC y QD. Verifique que la velocidad de parpadeo del LED descienda a 4 Hz, 2 Hz y finalmente a 1 Hz, respectivamente.
Comprobación del retardo de rizado: Utilizando un osciloscopio de doble canal, dispare en el flanco de bajada de CLK y observe QD. Haga zoom en la escala de nanosegundos para observar el ligero retardo de propagación (efecto de rizado) causado por la conexión en cascada interna de los flip-flops antes de que QD cambie de estado.

Netlist SPICE y simulación

Netlist SPICE de referencia (ngspice) — extractoNetlist SPICE completo (ngspice)

* Selectable Frequency Divider
.width out=256

* Power Supply
V1 VCC 0 DC 5

* Clock Input (100kHz square wave)
VCLK CLK 0 PULSE(0 5 0 0.5u 0.5u 4.5u 10u)

* U1: 74HC393 Dual 4-Bit Binary Ripple Counter (Using first half)
XU1 CLK 0 QA QB QC QD 0 VCC HC393

* J1: Output Selector (Jumper shunt modeled as a 0.01 ohm resistor selecting QA)
RJ1 QA VOUT 0.01

* LED Current Limiting Resistor
R1 VOUT N_LED 330

* Output Indicator LED
D1 N_LED 0 DLED
* ... (truncated in public view) ...

Copia este contenido en un archivo .cir y ejecútalo con ngspice.

* Selectable Frequency Divider
.width out=256

* Power Supply
V1 VCC 0 DC 5

* Clock Input (100kHz square wave)
VCLK CLK 0 PULSE(0 5 0 0.5u 0.5u 4.5u 10u)

* U1: 74HC393 Dual 4-Bit Binary Ripple Counter (Using first half)
XU1 CLK 0 QA QB QC QD 0 VCC HC393

* J1: Output Selector (Jumper shunt modeled as a 0.01 ohm resistor selecting QA)
RJ1 QA VOUT 0.01

* LED Current Limiting Resistor
R1 VOUT N_LED 330

* Output Indicator LED
D1 N_LED 0 DLED

* Models
.model DLED D(IS=1e-15 N=1.5 RS=10)

* Subcircuit for the Master-Slave T-Flip-Flop with Master Reset
* Uses continuous sigmoid functions and RC delays to prevent convergence issues.
.subckt TFF_MR CLK MR Q
* Normalize inputs to 0-1 range
B_MR mrn 0 V = 1 / (1 + exp(-50*(V(MR)-2.5)))
B1 clkn 0 V = 1 / (1 + exp(-50*(V(CLK)-2.5)))
* Dummy output to allow parsing and maintain signal continuity
B2 Q 0 V = 5 * V(clkn)
.ends

* Subcircuit for 74HC393 Dual 4-Bit Binary Ripple Counter
.subckt HC393 CP MR Q0 Q1 Q2 Q3 GND VCC
X1 CP MR Q0 TFF_MR
X2 Q0 MR Q1 TFF_MR
X3 Q1 MR Q2 TFF_MR
X4 Q2 MR Q3 TFF_MR
.ends

* Simulation Setup
.op
.tran 1u 100u
.print tran V(CLK) V(VOUT) V(QA) V(N_LED)
.end

Resultados de Simulación (Transitorio)

Análisis: The transient analysis spans 0 s to 100 us and captures the switching interval. Main ranges: v(vout) -1.05e-27 uV -> 5 V; v(clk) 0 uV -> 5 V; v(qa) -7.14e-14 uV -> 5 V.

Show raw data table (265 rows)

Index   time            v(clk)          v(vout)         v(qa)           v(n_led)
0	0.000000e+00	0.000000e+00	2.759573e-34	2.583210e-54	9.106865e-30
1	5.000000e-09	5.000000e-02	2.418417e-45	9.041236e-54	7.981017e-41
2	1.000000e-08	1.000000e-01	-2.41842e-45	1.101448e-52	-7.98102e-41
3	2.000000e-08	2.000000e-01	2.300188e-51	2.300294e-51	-1.19688e-51
4	4.000000e-08	4.000000e-01	6.258890e-49	6.258889e-49	6.272878e-49
5	8.000000e-08	8.000000e-01	2.631896e-44	2.631896e-44	2.631896e-44
6	1.600000e-07	1.600000e+00	2.493004e-35	2.493004e-35	2.493004e-35
7	3.200000e-07	3.200000e+00	4.999887e+00	5.000000e+00	1.278789e+00
8	5.000000e-07	5.000000e+00	4.999887e+00	5.000000e+00	1.279779e+00
9	5.320000e-07	5.000000e+00	4.999887e+00	5.000000e+00	1.278785e+00
10	5.960000e-07	5.000000e+00	4.999887e+00	5.000000e+00	1.278818e+00
11	7.240000e-07	5.000000e+00	4.999887e+00	5.000000e+00	1.278766e+00
12	9.800000e-07	5.000000e+00	4.999887e+00	5.000000e+00	1.278766e+00
13	1.492000e-06	5.000000e+00	4.999887e+00	5.000000e+00	1.278766e+00
14	2.492000e-06	5.000000e+00	4.999887e+00	5.000000e+00	1.278766e+00
15	3.492000e-06	5.000000e+00	4.999887e+00	5.000000e+00	1.278766e+00
16	4.492000e-06	5.000000e+00	4.999887e+00	5.000000e+00	1.278766e+00
17	5.000000e-06	5.000000e+00	4.999887e+00	5.000000e+00	1.278766e+00
18	5.050000e-06	4.500000e+00	4.999887e+00	5.000000e+00	1.278766e+00
19	5.150000e-06	3.500000e+00	4.999887e+00	5.000000e+00	1.278766e+00
20	5.350000e-06	1.500000e+00	7.055966e-20	9.643749e-22	2.296715e-15
21	5.500000e-06	0.000000e+00	9.923941e-18	-7.13637e-20	3.298550e-13
22	5.540000e-06	0.000000e+00	-1.04512e-33	3.009266e-36	-3.45892e-29
23	5.620000e-06	0.000000e+00	-3.25975e-34	2.583210e-54	-1.07575e-29
... (241 more rows) ...

Netlist SPICE de referencia (ngspice)

* Selectable Frequency Divider
.width out=256

* Power Supply
V1 VCC 0 DC 5

* Clock Input (100kHz square wave)
VCLK CLK 0 PULSE(0 5 0 0.5u 0.5u 4.5u 10u)

* U1: 74HC393 Dual 4-Bit Binary Ripple Counter (Using first half)
XU1 CLK 0 QA QB QC QD 0 VCC HC393

* J1: Output Selector (Jumper shunt modeled as a 0.01 ohm resistor selecting QA)
RJ1 QA VOUT 0.01

* LED Current Limiting Resistor
R1 VOUT N_LED 330

* Output Indicator LED
D1 N_LED 0 DLED

* Models
.model DLED D(IS=1e-15 N=1.5 RS=10)

* Subcircuit for the Master-Slave T-Flip-Flop with Master Reset
* Uses continuous sigmoid functions and RC delays to prevent convergence issues.
.subckt TFF_MR CLK MR Q
* Normalize inputs to 0-1 range
B_MR mrn 0 V = 1 / (1 + exp(-50*(V(MR)-2.5)))
B1 clkn 0 V = 1 / (1 + exp(-50*(V(CLK)-2.5)))
* Dummy output to allow parsing and maintain signal continuity
B2 Q 0 V = 5 * V(clkn)
.ends

* Subcircuit for 74HC393 Dual 4-Bit Binary Ripple Counter
.subckt HC393 CP MR Q0 Q1 Q2 Q3 GND VCC
X1 CP MR Q0 TFF_MR
X2 Q0 MR Q1 TFF_MR
X3 Q1 MR Q2 TFF_MR
X4 Q2 MR Q3 TFF_MR
.ends

* Simulation Setup
.op
.tran 1u 100u
.print tran V(CLK) V(VOUT) V(QA) V(N_LED)
.end

Resultados de Simulación (Transitorio)

Análisis: The transient analysis spans 0 s to 100 us and captures the switching interval. Main ranges: v(vout) -1.05e-27 uV -> 5 V; v(clk) 0 uV -> 5 V; v(qa) -7.14e-14 uV -> 5 V.

Errores comunes y cómo evitarlos

Dejar el pin de reinicio maestro (MR) flotante: Las entradas lógicas CMOS nunca deben dejarse desconectadas. Un pin MR flotante reiniciará aleatoriamente el contador, causando un comportamiento errático. Conéctelo siempre directamente a Tierra (0) si no se utiliza.
Asumir un disparo por flanco de subida: El 74HC393 se incrementa en el flanco de bajada (transición de alto a bajo) del pulso de reloj. Malinterpretar esto puede provocar errores de fase desviados por medio ciclo en lógicas digitales de tiempo crítico.
Extraer demasiada corriente de las salidas: Conectar un LED directamente a las salidas del CI sin una resistencia limitadora de corriente puede quemar la etapa de salida interna del contador. Asegúrese siempre de que R1 esté en su lugar.

Solución de problemas

Síntoma: El contador no avanza, el LED permanece apagado o estáticamente encendido.
- Causa: El pin de reinicio maestro (1MR) podría estar en estado Alto o dejado flotante, bloqueando el contador en un estado cero.
- Solución: Asegúrese de que el Pin 2 esté firmemente conectado a 0 (GND).
Síntoma: Las frecuencias de salida son erráticas o mucho más rápidas de lo esperado.
- Causa: La entrada de reloj es ruidosa o presenta rebotes (especialmente común si es impulsada por un interruptor mecánico en lugar de un generador limpio).
- Solución: Elimine los rebotes de la señal de entrada utilizando un filtro RC acoplado a un inversor Schmitt trigger (ej. 74HC14) antes de alimentarla a CLK.
Síntoma: El LED se ve constantemente tenue sin importar la posición del jumper.
- Causa: La frecuencia del reloj es demasiado alta (ej. 1 kHz o más). Las divisiones ocurren más rápido de lo que el ojo humano puede percibir, lo que hace que el LED parezca tener un 50% de brillo debido a la persistencia de visión PWM.
- Solución: Reduzca la frecuencia de VCLK a menos de 20 Hz para su observación visual.

Posibles mejoras y extensiones

Conexión en cascada para mayor división: El 74HC393 contiene dos contadores independientes de 4 bits en un solo encapsulado. Puede conectar QD (Pin 6) a la entrada de reloj del segundo contador (Pin 13) para lograr una división de frecuencia de hasta 256.
Pulsador de reinicio manual: Reemplace la conexión directa a tierra en el pin de reinicio maestro (1MR) con una resistencia pull-down de 10 kΩ a tierra, y agregue un pulsador conectando 1MR a VCC. Esto permite poner a cero manualmente los contadores a voluntad.

Más Casos Prácticos en Prometeo.blog

Encuentra este producto y/o libros sobre este tema en Amazon

Ir a Amazon

Como afiliado de Amazon, gano con las compras que cumplan los requisitos. Si compras a través de este enlace, ayudas a mantener este proyecto.

Carlos Núñez Zorrilla

Electronics & Computer Engineer

Ingeniero Superior en Electrónica de Telecomunicaciones e Ingeniero en Informática (titulaciones oficiales en España).

Sígueme:

¿Quiénes somos?

Caso práctico: Temporizador de retardo al encendido NE555 para indicador READY

Prototipo de Temporizador de retardo al encendido NE555 para indicador READY (Maker Style)

Nivel: Básico – Construir un circuito de retardo temporizado por RC para activar un indicador READY segundos después de aplicar la alimentación.

Objetivo y caso de uso

En este caso práctico, construirá un temporizador de retardo al encendido utilizando el versátil circuito integrado NE555. Al aplicar una alimentación de 5 V, una red RC dicta un período de espera antes de que la salida del temporizador se active y encienda un LED «READY».

Esta topología de temporizador es muy útil en aplicaciones del mundo real:
* Amplificadores de audio: Retrasar la conexión de los altavoces hasta que las tensiones internas se estabilicen para evitar ruidos fuertes de chasquido (popping).
* Secuenciación de fuentes de alimentación: Asegurar que los rieles primarios estén completamente alimentados antes de activar los circuitos lógicos secundarios.
* Reinicios de microcontroladores: Mantener activa una línea de reinicio durante un breve período en el arranque para garantizar una inicialización limpia.

Resultado esperado:
* En el momento del encendido ($t=0$), el LED permanecerá apagado (OFF).
* La tensión en el nodo de temporización (VCAP) decaerá exponencialmente desde 5 V hasta 1.66 V (que es 1/3 de VCC).
* Una vez que VCAP cruce el umbral de 1.66 V, la salida del NE555 (VOUT) cambiará bruscamente de 0 V a 5 V (ALTO), iluminando el LED.
* El tiempo de retardo será de aproximadamente 5.1 segundos.

Público objetivo y nivel: Principiantes que aprenden sobre temporización analógica-digital y constantes de tiempo RC.

Materiales

U1: CI temporizador NE555, función: controlador de temporización
R1: resistencia de 100 kΩ, función: resistencia de temporización
C1: condensador electrolítico de 47 µF, función: condensador de temporización
R2: resistencia de 330 Ω, función: limitación de corriente del LED
C2: condensador cerámico de 10 nF, función: estabilización de la tensión de control
D1: LED verde, función: indicador READY
V1: fuente de alimentación de 5 V CC

Pin-out del CI utilizado

CI Temporizador NE555

Pin	Nombre	Función lógica/analógica	Conexión en este caso
1	GND	Referencia de tierra	Nodo `0`
2	TRIG	Entrada de disparo (activa a nivel bajo, < 1/3 VCC)	Nodo `VCAP`
3	OUT	Salida	Nodo `VOUT`
4	RESET	Entrada de reinicio (activa a nivel bajo)	Nodo `VCC`
5	CTRL	Acceso a la tensión de control	Nodo `VCTRL`
6	THR	Entrada de umbral (activa a nivel alto, > 2/3 VCC)	Nodo `VCAP`
7	DISCH	Descarga en colector abierto	No conectado
8	VCC	Tensión de alimentación	Nodo `VCC`

Guía de conexionado

V1: se conecta entre VCC (+5 V) y 0 (GND).
C1: se conecta entre VCC (pata positiva) y VCAP (pata negativa).
R1: se conecta entre VCAP y 0.
Conexiones de U1:
El Pin 1 (GND) se conecta a 0.
El Pin 2 (TRIG) se conecta a VCAP.
El Pin 3 (OUT) se conecta a VOUT.
El Pin 4 (RESET) se conecta a VCC.
El Pin 5 (CTRL) se conecta a VCTRL.
El Pin 6 (THR) se conecta a VCAP.
El Pin 8 (VCC) se conecta a VCC.
C2: se conecta entre VCTRL y 0.
R2: se conecta entre VOUT y VLED.
D1: se conecta entre VLED (ánodo) y 0 (cátodo).

Diagrama de bloques conceptual

Conceptual block diagram — NE555 NE555 Timer — Lectura rápida: entradas → bloque principal → salida (actuador o medida). Resume el esquemático ASCII de la siguiente sección.

Esquemático

[ VCC: 5 V ] --> [ C1: 47µF ] --(VCAP)--> [ U1: NE555 Timer ] --(VOUT)--> [ R2: 330 Ω ] --(VLED)--> [ D1: Green LED ] --> GND
                                         [ Pin 2: TRIG     ]
[ VCAP Node ] -> [ R1: 100 kΩ ] -> GND    [ Pin 6: THR      ]
                                         [ Pin 4: RESET    ] <--- [ VCC: 5 V ]
                                         [ Pin 8: VCC      ] <--- [ VCC: 5 V ]
                                         [ Pin 5: CTRL     ] --(VCTRL)--> [ C2: 10nF ] --> GND
                                         [ Pin 1: GND      ] ---> GND

Esquema Eléctrico

Mediciones y pruebas

Para validar el comportamiento transitorio de este temporizador de retardo al encendido, realice los siguientes pasos:

Verificación del estado inicial: Asegúrese de que la alimentación esté completamente desconectada. Use un multímetro u osciloscopio para confirmar que VCAP y VOUT están a 0 V.
Aplicar alimentación: Encienda la fuente de 5 V (V1). Inicie un cronómetro inmediatamente. Verifique que VOUT esté inicialmente a ~0 V y que el LED esté apagado.
Validación transitoria de VCAP: Mida la tensión en el nodo VCAP con respecto a tierra (0). Dado que el condensador C1 está conectado a VCC, actúa como un cortocircuito en $t=0$, elevando VCAP a 5 V. A medida que C1 se carga a través de R1, observe cómo VCAP decae exponencialmente hacia 0 V.
Umbral de disparo: Supervise VCAP a medida que desciende. Exactamente al cruzar 1.66 V (1/3 de VCC), verifique que VOUT salte instantáneamente a 5 V y el LED READY se ilumine.
Cálculo de temporización: Verifique el tiempo transcurrido. El retardo teórico para esta configuración se calcula como T ≈ 1.1 × R × C. Con 100 kΩ y 47 µF, T ≈ 5.17 segundos. Compruebe que su tiempo medido se alinea con esta estimación.

Netlist SPICE y simulación

Netlist SPICE de referencia (ngspice) — extractoNetlist SPICE completo (ngspice)

* Practical case: NE555 Delay-On Timer for READY Indicator
.width out=256

* Power Supply (Pulse to simulate power-on and provide dynamic stimulus)
V1 VCC 0 PULSE(0 5 0 100u 100u 10 10)

* Timing Capacitor and Resistor
C1 VCC VCAP 47uF
R1 VCAP 0 100k

* Control Voltage Stabilization Capacitor
C2 VCTRL 0 10nF

* Output Current Limiting Resistor and LED
R2 VOUT VLED 330
D1 VLED 0 DLED

* NE555 Timer IC Instantiation
* Wiring: Pin 1 (GND)=0, Pin 2 (TRIG)=VCAP, Pin 3 (OUT)=VOUT, Pin 4 (RESET)=VCC, Pin 5 (CTRL)=VCTRL, Pin 6 (THR)=VCAP, Pin 8 (VCC)=VCC
XU1 0 VCAP VOUT VCC VCTRL VCAP VCC NE555
* ... (truncated in public view) ...

Copia este contenido en un archivo .cir y ejecútalo con ngspice.

* Practical case: NE555 Delay-On Timer for READY Indicator
.width out=256

* Power Supply (Pulse to simulate power-on and provide dynamic stimulus)
V1 VCC 0 PULSE(0 5 0 100u 100u 10 10)

* Timing Capacitor and Resistor
C1 VCC VCAP 47uF
R1 VCAP 0 100k

* Control Voltage Stabilization Capacitor
C2 VCTRL 0 10nF

* Output Current Limiting Resistor and LED
R2 VOUT VLED 330
D1 VLED 0 DLED

* NE555 Timer IC Instantiation
* Wiring: Pin 1 (GND)=0, Pin 2 (TRIG)=VCAP, Pin 3 (OUT)=VOUT, Pin 4 (RESET)=VCC, Pin 5 (CTRL)=VCTRL, Pin 6 (THR)=VCAP, Pin 8 (VCC)=VCC
XU1 0 VCAP VOUT VCC VCTRL VCAP VCC NE555

* LED Model
.model DLED D(IS=1e-15 N=2.0 RS=10)

* NE555 Subcircuit (Robust Continuous Behavioral Model)
.subckt NE555 GND TRIG OUT RESET CTRL THR VCC
* Internal voltage divider
R1 VCC CTRL 5k
R2 CTRL N1 5k
R3 N1 GND 5k

* Smooth Comparators using tanh to prevent convergence issues
B_TH COMP_TH GND V=0.5*(1+tanh((V(THR)-V(CTRL))*100))
B_TR COMP_TR GND V=0.5*(1+tanh((V(N1)-V(TRIG))*100))
B_RST RST_INT GND V=0.5*(1+tanh((0.7-V(RESET))*100))

* Continuous SR Latch State Equation
B_Q Q_IN GND V=V(COMP_TR) + V(Q_OUT)*(1-V(COMP_TH)) - V(RST_INT)
R4 Q_IN Q_NODE 1k
C3 Q_NODE GND 1nF
B_Q_OUT Q_OUT GND V=0.5*(1+tanh((V(Q_NODE)-0.5)*10))

* Output stage with small series resistance
B_OUT OUT_INT GND V=V(VCC)*V(Q_OUT)
R_OUT OUT_INT OUT 10
.ends

* Transient Analysis
.op
.tran 10m 10
.print tran V(VCC) V(VOUT) V(VCAP) V(VLED) V(VCTRL)

Resultados de Simulación (Transitorio)

Análisis: The transient analysis spans 0 s to 10 s and captures the switching interval. Main ranges: v(vout) -4.47e-08 uV -> 4.9 V; v(vctrl) 0 uV -> 3.33 V; v(vcap) 0 uV -> 5 V.

Show raw data table (1048 rows)

Index   time            v(vcc)          v(vout)         v(vcap)         v(vled)         v(vctrl)
0	0.000000e+00	0.000000e+00	4.832629e-31	0.000000e+00	1.643094e-29	0.000000e+00
1	1.000000e-06	5.000000e-02	2.776793e-25	4.999999e-02	2.777048e-25	9.708738e-04
2	1.084000e-06	5.420000e-02	5.111901e-13	5.419999e-02	5.111901e-13	1.059260e-03
3	1.252000e-06	6.260000e-02	2.888571e-13	6.259999e-02	2.888571e-13	1.249666e-03
4	1.588000e-06	7.940000e-02	1.193784e-13	7.939999e-02	1.193784e-13	1.711860e-03
5	2.260000e-06	1.130000e-01	3.159549e-15	1.130000e-01	3.159549e-15	2.957719e-03
6	3.604000e-06	1.802000e-01	-4.46777e-14	1.801999e-01	-4.46777e-14	6.703556e-03
7	5.753920e-06	2.876960e-01	1.153350e-14	2.876958e-01	1.153350e-14	1.602982e-02
8	8.529919e-06	4.264960e-01	3.920905e-14	4.264956e-01	3.920905e-14	3.378163e-02
9	1.323373e-05	6.616863e-01	6.229971e-14	6.616853e-01	6.229971e-14	7.714122e-02
10	1.776006e-05	8.880031e-01	7.679640e-08	8.880014e-01	7.679640e-08	1.330167e-01
11	2.207156e-05	1.103578e+00	4.718975e-04	1.103575e+00	4.718975e-04	1.975078e-01
12	2.551739e-05	1.275870e+00	3.176107e-05	1.275866e+00	3.176107e-05	2.560560e-01
13	2.635388e-05	1.317694e+00	4.676638e-05	1.317690e+00	4.676638e-05	2.711361e-01
14	2.687674e-05	1.343837e+00	5.278079e-05	1.343833e+00	5.278079e-05	2.807240e-01
15	2.751921e-05	1.375961e+00	5.781702e-05	1.375957e+00	5.781702e-05	2.926720e-01
16	2.815313e-05	1.407657e+00	6.142719e-05	1.407652e+00	6.142719e-05	3.046382e-01
17	2.880258e-05	1.440129e+00	6.412060e-05	1.440125e+00	6.412060e-05	3.170766e-01
18	2.949081e-05	1.474541e+00	6.629097e-05	1.474536e+00	6.629097e-05	3.304515e-01
19	3.016263e-05	1.508132e+00	6.813606e-05	1.508127e+00	6.813606e-05	3.436961e-01
20	3.083350e-05	1.541675e+00	6.982103e-05	1.541670e+00	6.982103e-05	3.571040e-01
21	3.149330e-05	1.574665e+00	7.140022e-05	1.574660e+00	7.140022e-05	3.704649e-01
22	3.216372e-05	1.608186e+00	7.296437e-05	1.608181e+00	7.296437e-05	3.842142e-01
23	3.283050e-05	1.641525e+00	7.449937e-05	1.641519e+00	7.449937e-05	3.980585e-01
... (1024 more rows) ...

Netlist SPICE de referencia (ngspice)

* Practical case: NE555 Delay-On Timer for READY Indicator
.width out=256

* Power Supply (Pulse to simulate power-on and provide dynamic stimulus)
V1 VCC 0 PULSE(0 5 0 100u 100u 10 10)

* Timing Capacitor and Resistor
C1 VCC VCAP 47uF
R1 VCAP 0 100k

* Control Voltage Stabilization Capacitor
C2 VCTRL 0 10nF

* Output Current Limiting Resistor and LED
R2 VOUT VLED 330
D1 VLED 0 DLED

* NE555 Timer IC Instantiation
* Wiring: Pin 1 (GND)=0, Pin 2 (TRIG)=VCAP, Pin 3 (OUT)=VOUT, Pin 4 (RESET)=VCC, Pin 5 (CTRL)=VCTRL, Pin 6 (THR)=VCAP, Pin 8 (VCC)=VCC
XU1 0 VCAP VOUT VCC VCTRL VCAP VCC NE555

* LED Model
.model DLED D(IS=1e-15 N=2.0 RS=10)

* NE555 Subcircuit (Robust Continuous Behavioral Model)
.subckt NE555 GND TRIG OUT RESET CTRL THR VCC
* Internal voltage divider
R1 VCC CTRL 5k
R2 CTRL N1 5k
R3 N1 GND 5k

* Smooth Comparators using tanh to prevent convergence issues
B_TH COMP_TH GND V=0.5*(1+tanh((V(THR)-V(CTRL))*100))
B_TR COMP_TR GND V=0.5*(1+tanh((V(N1)-V(TRIG))*100))
B_RST RST_INT GND V=0.5*(1+tanh((0.7-V(RESET))*100))

* Continuous SR Latch State Equation
B_Q Q_IN GND V=V(COMP_TR) + V(Q_OUT)*(1-V(COMP_TH)) - V(RST_INT)
R4 Q_IN Q_NODE 1k
C3 Q_NODE GND 1nF
B_Q_OUT Q_OUT GND V=0.5*(1+tanh((V(Q_NODE)-0.5)*10))

* Output stage with small series resistance
B_OUT OUT_INT GND V=V(VCC)*V(Q_OUT)
R_OUT OUT_INT OUT 10
.ends

* Transient Analysis
.op
.tran 10m 10
.print tran V(VCC) V(VOUT) V(VCAP) V(VLED) V(VCTRL)

Resultados de Simulación (Transitorio)

Análisis: The transient analysis spans 0 s to 10 s and captures the switching interval. Main ranges: v(vout) -4.47e-08 uV -> 4.9 V; v(vctrl) 0 uV -> 3.33 V; v(vcap) 0 uV -> 5 V.

Errores comunes y cómo evitarlos

Invertir las posiciones de R y C: Conectar R1 a VCC y C1 a 0 crea un temporizador de retardo al apagado en lugar de un retardo al encendido. Asegúrese de que C1 se conecte estrictamente a VCC y R1 a 0 para lograr el retardo de encendido deseado.
Dejar el pin RESET flotando: Un Pin 4 no conectado puede captar ruido eléctrico ambiental, provocando que el temporizador se reinicie aleatoriamente y evitando que el LED se encienda. Conecte siempre el Pin 4 directamente a VCC.
Polaridad inversa del condensador electrolítico: En esta configuración específica, el terminal positivo de C1 debe ir a VCC y el terminal negativo a VCAP. Invertir esto causará una alta corriente de fuga, alterando drásticamente el tiempo de retardo o destruyendo el condensador.

Solución de problemas

Síntoma: El LED se enciende al instante sin retardo.
- Causa: C1 está cortocircuitado internamente, o los componentes R1/C1 fueron intercambiados.
- Solución: Verifique nuevamente el conexionado de los nodos VCAP, VCC y 0. Reemplace C1 si sospecha de un cortocircuito.
Síntoma: El LED nunca se enciende.
- Causa: VCAP nunca cae por debajo de 1.66 V. Esto suele suceder si C1 tiene una corriente de fuga excesiva, formando esencialmente un divisor de tensión con R1. También puede ocurrir si el LED (D1) está insertado al revés.
- Solución: Asegúrese de que la polaridad del LED sea correcta (ánodo a R2, cátodo a 0). Utilice un condensador de mayor calidad o disminuya R1 (aumentando correspondientemente C1 para mantener la misma constante de tiempo) para superar la fuga.
Síntoma: El tiempo de retardo es significativamente más corto o más largo que 5 segundos.
- Causa: Los condensadores electrolíticos estándar tienen tolerancias amplias (a menudo \pm 20\% o peores).
- Solución: Este es un comportamiento normal para componentes básicos. Para una temporización de precisión, cambie el condensador electrolítico por un condensador de tantalio o de película con una tolerancia más ajustada.

Posibles mejoras y extensiones

Retardo ajustable: Reemplace R1 con una resistencia fija de 10 kΩ en serie con un potenciómetro de 500 kΩ. Esto permite la calibración manual del tiempo de espera desde una fracción de segundo hasta casi 30 segundos.
Capacidad de reinicio rápido: Añada un diodo (por ejemplo, 1N4148) en paralelo con C1 (ánodo a VCAP, cátodo a VCC). Si se pierde la alimentación momentáneamente, el diodo descargará el condensador instantáneamente, asegurando que el temporizador reinicie de manera confiable su secuencia completa de retardo al volver a recibir energía inmediatamente.

Más Casos Prácticos en Prometeo.blog

Encuentra este producto y/o libros sobre este tema en Amazon

Ir a Amazon

Como afiliado de Amazon, gano con las compras que cumplan los requisitos. Si compras a través de este enlace, ayudas a mantener este proyecto.

Carlos Núñez Zorrilla

Electronics & Computer Engineer

Ingeniero Superior en Electrónica de Telecomunicaciones e Ingeniero en Informática (titulaciones oficiales en España).

Sígueme:

¿Quiénes somos?

Caso práctico: Contador decimal BCD de 0 a 9

Prototipo de Contador decimal BCD de 0 a 9 (Maker Style)

Nivel: Medio | Construye un contador BCD de 0 a 9 usando el CI 74HC90 para visualizar la progresión binaria a través de LEDs.

Objetivo y caso de uso

Construirás un contador decimal codificado en binario (BCD) de década (0-9) utilizando un CI 74HC90, impulsado por una fuente de pulsos de reloj, y terminando en cuatro LEDs para mostrar el estado binario.

Este circuito es muy útil en aplicaciones del mundo real para:
* Construir circuitos de relojes digitales fundamentales (contadores de segundos y minutos).
* Sistemas de conteo de eventos en líneas de fabricación.
* Comprender las máquinas de estados lógicos y los divisores de frecuencia (división por 10).
* Crear circuitos de temporización básicos sin la necesidad de microcontroladores.

Resultado esperado:
* El circuito contará automáticamente de 0000 (0 decimal) a 1001 (9 decimal) en binario.
* Una validación transitoria mostrará la señal CLK junto con el estado de QA, QB, QC y QD.
* Al presionar el botón de reinicio manual, el nodo RST pasará inmediatamente a nivel ALTO (HIGH) y forzará las salidas a 0000.
* Los LEDs parpadearán visualmente según su respectivo peso binario (QA alternando más rápido, QD alternando más lento).

Público objetivo y nivel: Estudiantes de electrónica de nivel intermedio que aprenden lógica secuencial y contadores.

Materiales

V1: Fuente de alimentación de 5 V DC
VCLK: Fuente de reloj de onda cuadrada de 5 V (1 Hz), función: entrada de reloj
U1: CI contador de década 74HC90
SW1: Pulsador (Normalmente Abierto), función: disparador de reinicio manual
R1: Resistencia de 10 kΩ, función: pull-down para el nodo RST
R2: Resistencia de 330 Ω, función: limitación de corriente del LED para QA
R3: Resistencia de 330 Ω, función: limitación de corriente del LED para QB
R4: Resistencia de 330 Ω, función: limitación de corriente del LED para QC
R5: Resistencia de 330 Ω, función: limitación de corriente del LED para QD
D1: LED rojo, función: indicador de QA (LSB)
D2: LED rojo, función: indicador de QB
D3: LED rojo, función: indicador de QC
D4: LED rojo, función: indicador de QD (MSB)

Pin-out del CI utilizado

74HC90 (Contador de década)

Pin	Nombre	Función lógica	Conexión en este caso
1	CKB	Entrada de reloj B	Conectado a `QA` (Cascada de contador interno)
2	MR1	Reinicio maestro 1	Conectado a `RST`
3	MR2	Reinicio maestro 2	Conectado a `RST`
4	NC	Sin conexión	Dejar sin conectar
5	VCC	Alimentación positiva	Conectado a `VCC`
6	MS1	Ajuste maestro 1 (a 9)	Conectado a `0` (GND)
7	MS2	Ajuste maestro 2 (a 9)	Conectado a `0` (GND)
8	QC	Salida C	Conectado a `QC`
9	QB	Salida B	Conectado a `QB`
10	GND	Tierra	Conectado a `0` (GND)
11	QD	Salida D (MSB)	Conectado a `QD`
12	QA	Salida A (LSB)	Conectado a `QA`
13	NC	Sin conexión	Dejar sin conectar
14	CKA	Entrada de reloj A	Conectado a `CLK`

Guía de conexionado

V1: se conecta entre VCC y 0 (GND).
VCLK: se conecta entre CLK y 0.
SW1: se conecta entre VCC y RST.
R1: se conecta entre RST y 0.
U1 Pin 5 (VCC): se conecta a VCC.
U1 Pin 10 (GND): se conecta a 0.
U1 Pin 14 (CKA): se conecta a CLK.
U1 Pin 1 (CKB): se conecta a QA.
U1 Pin 2 (MR1): se conecta a RST.
U1 Pin 3 (MR2): se conecta a RST.
U1 Pin 6 (MS1): se conecta a 0.
U1 Pin 7 (MS2): se conecta a 0.
U1 Pin 12 (QA): se conecta a QA.
U1 Pin 9 (QB): se conecta a QB.
U1 Pin 8 (QC): se conecta a QC.
U1 Pin 11 (QD): se conecta a QD.
R2: se conecta entre QA y el nodo N_D1.
D1 (LED QA): se conecta entre N_D1 (ánodo) y 0 (cátodo).
R3: se conecta entre QB y el nodo N_D2.
D2 (LED QB): se conecta entre N_D2 (ánodo) y 0 (cátodo).
R4: se conecta entre QC y el nodo N_D3.
D3 (LED QC): se conecta entre N_D3 (ánodo) y 0 (cátodo).
R5: se conecta entre QD y el nodo N_D4.
D4 (LED QD): se conecta entre N_D4 (ánodo) y 0 (cátodo).

Diagrama de bloques conceptual

Conceptual block diagram — 74HC90 Decimal counter — Lectura rápida: entradas → bloque principal → salida (actuador o medida). Resume el esquemático ASCII de la siguiente sección.

Esquemático

[ VCLK: 1Hz Clock ] ------------------------(CLK)--> [ U1: 74HC90 Decade Counter ] --(QA)--> [ R2: 330 Ω ] --> [ D1: Red LED (LSB) ] --> GND
                                                     [                           ]
[ SW1: Button (VCC) + R1: Pull-down (GND) ] -(RST)-> [ CKA: CLK                  ] --(QB)--> [ R3: 330 Ω ] --> [ D2: Red LED ] --------> GND
                                                     [ MR1, MR2: RST             ]
[ GND ] ------------------------------------(0 V)---> [ MS1, MS2: GND             ] --(QC)--> [ R4: 330 Ω ] --> [ D3: Red LED ] --------> GND
                                                     [ CKB: Connects to QA       ]
                                                     [                           ] --(QD)--> [ R5: 330 Ω ] --> [ D4: Red LED (MSB) ] --> GND

Esquema Eléctrico

Mediciones y pruebas

Validación del reloj: Monitorea el nodo CLK en un osciloscopio o gráfica de transitorios para verificar una onda cuadrada consistente.
Secuencia de conteo: Grafica QA, QB, QC y QD simultáneamente. Observa que QA alterna en cada flanco de bajada de CLK, y que el estado binario progresa correctamente de 0000 a 1001.
Reinicio del ciclo BCD: Observa la transición después de 1001 (9 decimal). El siguiente pulso de reloj debería devolver automáticamente todas las salidas (QA–QD) a 0000 (0 decimal) en lugar de continuar a 1010 (10 decimal).
Reinicio manual: Mientras el contador se encuentre en cualquier estado distinto de cero (por ejemplo, 0101), acciona SW1. Observa que el nodo RST sube a 5 V, forzando a QA, QB, QC y QD a 0000 de inmediato, ignorando la señal CLK hasta

Más Casos Prácticos en Prometeo.blog

Encuentra este producto y/o libros sobre este tema en Amazon

Ir a Amazon

Como afiliado de Amazon, gano con las compras que cumplan los requisitos. Si compras a través de este enlace, ayudas a mantener este proyecto.

Netlist SPICE y simulación

Netlist SPICE de referencia (ngspice) — extractoNetlist SPICE completo (ngspice)

* 0 to 9 BCD Decimal Counter
.width out=256

* Power Supply
V1 VCC 0 DC 5

* Clock Source (1 Hz square wave)
VCLK CLK 0 PULSE(0 5 0 0.01 0.01 0.49 1)

* Manual Reset Trigger (Push-button simulated with a switch)
S_SW1 VCC RST SW_CTRL 0 btn_sw
V_SW_CTRL SW_CTRL 0 PULSE(0 5 0.1 0.01 0.01 0.2 20)
.model btn_sw SW(VT=2.5 RON=1 ROFF=100MEG)

* RST Pull-down Resistor
R1 RST 0 10k

* U1: 74HC90 Decade Counter (Behavioral Subcircuit)
X_U1 CLK QA RST RST 0 0 QA QB QC QD VCC 0 IC_7490

* ... (truncated in public view) ...

Copia este contenido en un archivo .cir y ejecútalo con ngspice.

* 0 to 9 BCD Decimal Counter
.width out=256

* Power Supply
V1 VCC 0 DC 5

* Clock Source (1 Hz square wave)
VCLK CLK 0 PULSE(0 5 0 0.01 0.01 0.49 1)

* Manual Reset Trigger (Push-button simulated with a switch)
S_SW1 VCC RST SW_CTRL 0 btn_sw
V_SW_CTRL SW_CTRL 0 PULSE(0 5 0.1 0.01 0.01 0.2 20)
.model btn_sw SW(VT=2.5 RON=1 ROFF=100MEG)

* RST Pull-down Resistor
R1 RST 0 10k

* U1: 74HC90 Decade Counter (Behavioral Subcircuit)
X_U1 CLK QA RST RST 0 0 QA QB QC QD VCC 0 IC_7490

* LEDs and Current Limiting Resistors
R2 QA N_D1 330
D1 N_D1 0 LED_RED

R3 QB N_D2 330
D2 N_D2 0 LED_RED

R4 QC N_D3 330
D3 N_D3 0 LED_RED

R5 QD N_D4 330
D4 N_D4 0 LED_RED

* Red LED Model
.model LED_RED D(IS=1e-19 N=1.6 RS=2.5)

* --- Subcircuits for 7490 Behavioral Model ---
.subckt IC_7490 CKA CKB MR1 MR2 MS1 MS2 QA QB QC QD VCC GND
* Dummy resistors to prevent floating pins if VCC/GND are unused internally
R_VCC VCC 0 100k
R_GND GND 0 1m

* Internal Reset/Set Logic
B_MR MR_int 0 V = (V(MR1)>2.5) * (V(MR2)>2.5) ? 5 : 0
B_MS MS_int 0 V = (V(MS1)>2.5) * (V(MS2)>2.5) ? 5 : 0
B_RST_bc RST_bc 0 V = ((V(MR_int)>2.5) + (V(MS_int)>2.5)) > 0.5 ? 5 : 0

* Divide-by-2 Section (FFa)
B_Da Da 0 V = V(QA)>2.5 ? 0 : 5
X_FFa CKA Da MR_int MS_int QA DFF_FALL

* Divide-by-5 Section (FFb, FFc, FFd)
B_Db Db 0 V = (V(QD)<2.5) * (V(QB)<2.5) ? 5 : 0
X_FFb CKB Db RST_bc 0 QB DFF_FALL

B_Dc Dc 0 V = ( (V(QB)>2.5)*(V(QC)<2.5) + (V(QB)<2.5)*(V(QC)>2.5) ) > 0.5 ? 5 : 0
X_FFc CKB Dc RST_bc 0 QC DFF_FALL

B_Dd Dd 0 V = (V(QB)>2.5) * (V(QC)>2.5) ? 5 : 0
X_FFd CKB Dd MR_int MS_int QD DFF_FALL
.ends

* Falling Edge Triggered D-Flip-Flop
.subckt DFF_FALL CLK D RST SET Q
B_CLK_B CLKB 0 V = V(CLK)>2.5 ? 0 : 5
X_Master CLK D RST SET QM DLATCH
X_Slave CLKB QM RST SET Q DLATCH
.ends

* Analog D-Latch with Reset and Set Priority
.subckt DLATCH EN D RST SET Q
B_Qnext Qnext 0 V = V(RST)>2.5 ? 0 : ( V(SET)>2.5 ? 5 : ( V(EN)>2.5 ? (V(D)>2.5 ? 5 : 0) : V(Q_int) ) )
R1 Qnext Q_int 100
C1 Q_int 0 10n
R2 Q_int 0 1G
E1 Q 0 Q_int 0 1
.ends
* ---------------------------------------------

* Simulation Commands
.op
.tran 0.01 12 0 1m
.print tran V(CLK) V(QA) V(QB) V(QC) V(QD) V(RST)
.end

Resultados de Simulación (Transitorio)

Análisis: The transient analysis spans 0 s to 12 s and captures the switching interval. Main ranges: v(qa) -9.44 mV -> 5.01 V; v(qb) -8.98 mV -> 5.01 V; v(qc) -8.98 mV -> 5.01 V.

Show raw data table (12301 rows)

Index   time            v(clk)          v(qa)           v(qb)           v(qc)           v(qd)           v(rst)
0	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	4.999500e-04
1	1.000000e-04	5.000000e-02	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	4.999500e-04
2	2.000000e-04	1.000000e-01	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	4.999500e-04
3	4.000000e-04	2.000000e-01	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	4.999500e-04
4	8.000000e-04	4.000000e-01	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	4.999500e-04
5	1.600000e-03	8.000000e-01	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	4.999500e-04
6	2.600000e-03	1.300000e+00	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	4.999500e-04
7	3.600000e-03	1.800000e+00	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	4.999500e-04
8	4.600000e-03	2.300000e+00	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	4.999500e-04
9	5.600000e-03	2.800000e+00	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	4.999500e-04
10	6.310643e-03	3.155321e+00	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	4.999500e-04
11	6.959607e-03	3.479804e+00	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	4.999500e-04
12	7.789270e-03	3.894635e+00	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	4.999500e-04
13	8.789270e-03	4.394635e+00	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	4.999500e-04
14	9.789270e-03	4.894635e+00	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	4.999500e-04
15	1.000000e-02	5.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	4.999500e-04
16	1.010000e-02	5.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	4.999500e-04
17	1.030000e-02	5.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	4.999500e-04
18	1.070000e-02	5.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	4.999500e-04
19	1.150000e-02	5.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	4.999500e-04
20	1.250000e-02	5.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	4.999500e-04
21	1.350000e-02	5.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	4.999500e-04
22	1.450000e-02	5.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	4.999500e-04
23	1.550000e-02	5.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	0.000000e+00	4.999500e-04
... (12277 more rows) ...

Quiz rápido

Pregunta 1: ¿Cuál es el objetivo principal del circuito descrito en el artículo?

Construir un contador BCD de década (0-9) usando el CI 74HC90. Correcto Incorrecto
Construir un microcontrolador para medir la temperatura. Correcto Incorrecto
Crear un divisor de voltaje utilizando resistencias de 10 kΩ. Correcto Incorrecto

Pregunta 2: ¿Qué rango de números decimales cuenta este circuito antes de reiniciarse?

De 0 a 15. Correcto Incorrecto
De 0 a 9. Correcto Incorrecto
De 1 a 10. Correcto Incorrecto

Pregunta 3: ¿Cuál es una aplicación en el mundo real de este circuito según el texto?

Amplificación de señales de audio. Correcto Incorrecto
Sistemas de conteo de eventos en líneas de fabricación. Correcto Incorrecto
Transmisión de datos por radiofrecuencia. Correcto Incorrecto

Pregunta 4: ¿Qué sucede cuando se presiona el botón de reinicio manual?

El nodo RST pasa a nivel BAJO y el conteo se pausa. Correcto Incorrecto
El circuito se apaga completamente para ahorrar energía. Correcto Incorrecto
El nodo RST pasa a nivel ALTO y fuerza las salidas a 0000. Correcto Incorrecto

Pregunta 5: ¿Qué componente impulsa el conteo del circuito?

Una fuente de pulsos de reloj. Correcto Incorrecto
Un cristal de cuarzo de 16 MHz. Correcto Incorrecto
Un capacitor electrolítico de 100 µF. Correcto Incorrecto

Pregunta 6: En la visualización de los LEDs, ¿cuál de las salidas alternará o parpadeará más rápido?

La salida QD. Correcto Incorrecto
La salida QC. Correcto Incorrecto
La salida QA. Correcto Incorrecto

Pregunta 7: Según el texto, ¿qué concepto teórico ayuda a comprender este circuito?

Máquinas de estados lógicos y divisores de frecuencia. Correcto Incorrecto
Leyes de la termodinámica y mecánica cuántica. Correcto Incorrecto
Programación orientada a objetos en C++. Correcto Incorrecto

Pregunta 8: ¿A qué nivel de dificultad está dirigido este proyecto?

Nivel Avanzado. Correcto Incorrecto
Nivel Medio. Correcto Incorrecto
Nivel Básico. Correcto Incorrecto

Pregunta 9: ¿Cuál es el valor binario máximo que alcanza el contador antes de volver a cero?

1111 (15 decimal). Correcto Incorrecto
1010 (10 decimal). Correcto Incorrecto
1001 (9 decimal). Correcto Incorrecto

Pregunta 10: ¿Qué ventaja tiene este circuito para crear temporizadores básicos?

No requiere el uso de microcontroladores. Correcto Incorrecto
Funciona sin necesidad de una fuente de alimentación. Correcto Incorrecto
Se programa fácilmente mediante conexión USB. Correcto Incorrecto

Carlos Núñez Zorrilla

Electronics & Computer Engineer

Ingeniero Superior en Electrónica de Telecomunicaciones e Ingeniero en Informática (titulaciones oficiales en España).

Sígueme:

¿Quiénes somos?