Caso práctico: Detector de igualdad de 1 bit

Prototipo de Detector de igualdad de 1 bit (Maker Style)

Nivel: Básico – Verificar el funcionamiento de una puerta XNOR 74HC7266 como detector lógico de igualdad utilizando su tabla de verdad.

Objetivo y caso de uso

En este caso práctico, construirá un detector digital de igualdad utilizando una puerta lógica XNOR 74HC7266, interruptores mecánicos y un indicador LED.

Este concepto de circuito es de gran utilidad en la electrónica digital del mundo real:
* Cerraduras digitales: Comparación de un bit introducido con un bit de clave de seguridad almacenado.
* Detección de errores: Verificación de si dos señales de sensores redundantes emiten exactamente el mismo estado digital.
* Enrutamiento de datos: Confirmación de direcciones de destino en el mapeo de memoria o protocolos de comunicación básicos.
* Automatización: Comprobación de si el estado real de una máquina coincide con el estado ordenado.

Resultado esperado:
* El LED de salida se ENCIENDE cuando ambas entradas son perfectamente iguales (ambas a nivel BAJO o ambas a nivel ALTO).
* El LED de salida permanece APAGADO cuando las entradas difieren (una a nivel ALTO y la otra a nivel BAJO).
* El nivel lógico BAJO se mide como aproximadamente 0 V, y el nivel lógico ALTO como aproximadamente 5 V.

Público objetivo: Principiantes que están aprendiendo las puertas lógicas digitales fundamentales y el álgebra de Boole.

Materiales

  • V1: fuente de alimentación de 5 V CC, función: alimentación del circuito
  • SW1: interruptor SPST, función: control de la entrada A
  • SW2: interruptor SPST, función: control de la entrada B
  • R1: resistencia de 10 kΩ, función: pull-down para el nodo VA
  • R2: resistencia de 10 kΩ, función: pull-down para el nodo VB
  • R3: resistencia de 330 Ω, función: limitación de corriente del LED
  • D1: LED rojo, función: indicador de igualdad
  • U1: CI 74HC7266, función: puerta lógica XNOR

Pin-out del 74HC7266

El 74HC7266 es una puerta cuádruple EXCLUSIVA-NOR (XNOR) de 2 entradas con salidas push-pull.

PinNombreFunción lógicaConexión en este caso
11 AEntrada A de la puerta 1Nodo VA
21BEntrada B de la puerta 1Nodo VB
31YSalida de la puerta 1Nodo VOUT
5, 62 A, 2BEntradas de la puerta 2Nodo 0 (GND)
7GNDTierraNodo 0 (GND)
8, 93 A, 3BEntradas de la puerta 3Nodo 0 (GND)
12, 134 A, 4BEntradas de la puerta 4Nodo 0 (GND)
14VCCAlimentación positivaNodo VCC

Nota: Las entradas no utilizadas (pines 5, 6, 8, 9, 12, 13) deben conectarse a tierra para evitar la oscilación CMOS y el consumo excesivo de energía.

Guía de conexionado

  • V1: se conecta entre el nodo VCC y el nodo 0 (GND).
  • SW1: se conecta entre el nodo VCC y el nodo VA.
  • R1: se conecta entre el nodo VA y el nodo 0.
  • SW2: se conecta entre el nodo VCC y el nodo VB.
  • R2: se conecta entre el nodo VB y el nodo 0.
  • U1: el pin VCC (14) se conecta al nodo VCC.
  • U1: el pin GND (7) se conecta al nodo 0.
  • U1: el pin 1 (1 A) se conecta al nodo VA.
  • U1: el pin 2 (1B) se conecta al nodo VB.
  • U1: el pin 3 (1Y) se conecta al nodo VOUT.
  • U1: los pines 5, 6, 8, 9, 12 y 13 se conectan directamente al nodo 0.
  • R3: se conecta entre el nodo VOUT y el nodo D1_ANODE.
  • D1: el ánodo se conecta al nodo D1_ANODE, el cátodo se conecta al nodo 0.

Diagrama de bloques conceptual

Conceptual block diagram — PIN 74HC7266 XNOR Gate
Lectura rápida: entradas → bloque principal → salida (actuador o medida). Resume el esquemático ASCII de la siguiente sección.

Esquemático

VCC --> [ SW1: SPST ] --(Node VA)--> [ U1: Pin 1 (1 A) ]
                                            |
        (Node VA) --> [ R1: 10 kΩ ] --> GND  |
                                     [ U1: 74HC7266 XNOR ] --(Node VOUT)--> [ R3: 330 Ω ] --> [ D1: Red LED ] --> GND
        (Node VB) --> [ R2: 10 kΩ ] --> GND  |
                                            |
VCC --> [ SW2: SPST ] --(Node VB)--> [ U1: Pin 2 (1B) ]

* Power & Unused Pins:
  VCC --> [ U1: Pin 14 (VCC) ]
  GND <-- [ U1: Pin 7 (GND) ]
  GND <-- [ U1: Pins 5, 6, 8, 9, 12, 13 (Unused Inputs) ]
Esquema Eléctrico

Diagrama eléctrico

Diagrama eléctrico del caso: Detector de igualdad de 1 bit
Generado desde la netlist SPICE validada del caso.
🔒 Este contenido es premium. Con la suscripción mensual (7 días gratis) podrás desbloquear el material didáctico completo y el pack PDF listo para imprimir.🔓 Desbloquéalo — 7 días gratis

Tabla de verdad

VA (Entrada A)VB (Entrada B)VOUT (Salida)D1 (Estado del LED)
001ENCENDIDO
010APAGADO
100APAGADO
111ENCENDIDO


Mediciones y pruebas

  1. Verificación inicial de alimentación: Antes de accionar cualquier interruptor, encienda el circuito. Mida el voltaje entre VCC y 0 para asegurarse de que sea de 5 V.
  2. Prueba del estado de las entradas: Configure su multímetro en voltaje de CC. Mida los nodos VA y VB con respecto al nodo 0. Alterne SW1 y SW2 para verificar que un interruptor abierto produce ~0 V (gracias a las resistencias pull-down) y un interruptor cerrado produce ~5 V.
  3. Verificación de la lógica XNOR: Mida el voltaje en VOUT con respecto al nodo 0 para las cuatro combinaciones de SW1 y SW2.
  4. Confirmación de igualdad: Asegúrese de que VOUT sea de aproximadamente 5 V y que el LED se ilumine SOLAMENTE cuando VA y VB coincidan perfectamente (0 V y 0 V, o 5 V y 5 V).

Netlist SPICE y simulación

Netlist SPICE de referencia (ngspice) — extractoNetlist SPICE completo (ngspice)

* Practical case: 1-bit equality detector
.width out=256

V1 VCC 0 DC 5

* Control signals for SW1 and SW2 to simulate user interaction
VctrlA ctrlA 0 PULSE(0 5 0 1u 1u 50u 100u)
VctrlB ctrlB 0 PULSE(0 5 0 1u 1u 100u 200u)

* SW1 and SW2 modeled as voltage-controlled switches
S1 VCC VA ctrlA 0 SWMOD
S2 VCC VB ctrlB 0 SWMOD

* Pull-down resistors R1 and R2
R1 VA 0 10k
R2 VB 0 10k

* U1: 74HC7266 XNOR Gate equivalent
XU1 VOUT VA VB 0 VCC GATE

* ... (truncated in public view) ...

Copia este contenido en un archivo .cir y ejecútalo con ngspice.

🔒 Este contenido es premium. Con la suscripción mensual (7 días gratis) podrás desbloquear el material didáctico completo y el pack PDF listo para imprimir.🔓 Desbloquéalo — 7 días gratis
* Practical case: 1-bit equality detector
.width out=256

V1 VCC 0 DC 5

* Control signals for SW1 and SW2 to simulate user interaction
VctrlA ctrlA 0 PULSE(0 5 0 1u 1u 50u 100u)
VctrlB ctrlB 0 PULSE(0 5 0 1u 1u 100u 200u)

* SW1 and SW2 modeled as voltage-controlled switches
S1 VCC VA ctrlA 0 SWMOD
S2 VCC VB ctrlB 0 SWMOD

* Pull-down resistors R1 and R2
R1 VA 0 10k
R2 VB 0 10k

* U1: 74HC7266 XNOR Gate equivalent
XU1 VOUT VA VB 0 VCC GATE

* LED current limiting resistor R3
R3 VOUT D1_ANODE 330

* Equality indicator LED D1
D1 D1_ANODE 0 DLED

* Subcircuit for canonical 2-input XNOR gate
.subckt GATE out in1 in2 gnd vcc
B1 out gnd V = 5 * (1 / (1 + exp(-5 * (V(in1)-2.5) * (V(in2)-2.5))))
.ends

* Models
.model SWMOD SW(VT=2.5 VH=0.2 RON=0.1 ROFF=100MEG)
.model DLED D(IS=1e-15 N=2.0 RS=10)

* Simulation commands
.op
.tran 1u 500u
.print tran V(VOUT) V(VA) V(VB) V(D1_ANODE)
.end

Resultados de Simulación (Transitorio)

Resultados de Simulación (Transitorio)
Análisis: The transient analysis spans 0 s to 500 us and captures the switching interval. Main ranges: v(vout) 1.35e-07 uV -> 5 V; v(va) 500 uV -> 5 V; v(vb) 500 uV -> 5 V.
Show raw data table (694 rows)
Index   time            v(vout)         v(va)           v(vb)           v(d1_anode)
0	0.000000e+00	5.000000e+00	4.999500e-04	4.999500e-04	1.650722e+00
1	1.000000e-08	5.000000e+00	4.999500e-04	4.999500e-04	1.650721e+00
2	2.000000e-08	5.000000e+00	4.999500e-04	4.999500e-04	1.650721e+00
3	4.000000e-08	5.000000e+00	4.999500e-04	4.999500e-04	1.650721e+00
4	8.000000e-08	5.000000e+00	4.999500e-04	4.999500e-04	1.650721e+00
5	1.600000e-07	5.000000e+00	4.999500e-04	4.999500e-04	1.650721e+00
6	3.200000e-07	5.000000e+00	4.999500e-04	4.999500e-04	1.650721e+00
7	3.637500e-07	5.000000e+00	4.999500e-04	4.999500e-04	1.650721e+00
8	4.403125e-07	5.000000e+00	4.999500e-04	4.999500e-04	1.650721e+00
9	4.615039e-07	5.000000e+00	4.999500e-04	4.999500e-04	1.650721e+00
10	4.985889e-07	5.000000e+00	4.999500e-04	4.999500e-04	1.650721e+00
11	5.088535e-07	5.000000e+00	4.999500e-04	4.999500e-04	1.650721e+00
12	5.268165e-07	5.000000e+00	4.999500e-04	4.999500e-04	1.650721e+00
13	5.467041e-07	5.000000e+00	4.999950e+00	4.999950e+00	1.650721e+00
14	5.864794e-07	5.000000e+00	4.999950e+00	4.999950e+00	1.650721e+00
15	6.660299e-07	5.000000e+00	4.999950e+00	4.999950e+00	1.650721e+00
16	8.251311e-07	5.000000e+00	4.999950e+00	4.999950e+00	1.650721e+00
17	1.000000e-06	5.000000e+00	4.999950e+00	4.999950e+00	1.650721e+00
18	1.031820e-06	5.000000e+00	4.999950e+00	4.999950e+00	1.650721e+00
19	1.095461e-06	5.000000e+00	4.999950e+00	4.999950e+00	1.650721e+00
20	1.222742e-06	5.000000e+00	4.999950e+00	4.999950e+00	1.650721e+00
21	1.477303e-06	5.000000e+00	4.999950e+00	4.999950e+00	1.650721e+00
22	1.986427e-06	5.000000e+00	4.999950e+00	4.999950e+00	1.650721e+00
23	2.986427e-06	5.000000e+00	4.999950e+00	4.999950e+00	1.650721e+00
... (670 more rows) ...


Netlist SPICE de referencia (ngspice)

* Practical case: 1-bit equality detector
.width out=256

V1 VCC 0 DC 5

* Control signals for SW1 and SW2 to simulate user interaction
VctrlA ctrlA 0 PULSE(0 5 0 1u 1u 50u 100u)
VctrlB ctrlB 0 PULSE(0 5 0 1u 1u 100u 200u)

* SW1 and SW2 modeled as voltage-controlled switches
S1 VCC VA ctrlA 0 SWMOD
S2 VCC VB ctrlB 0 SWMOD

* Pull-down resistors R1 and R2
R1 VA 0 10k
R2 VB 0 10k

* U1: 74HC7266 XNOR Gate equivalent
XU1 VOUT VA VB 0 VCC GATE

* LED current limiting resistor R3
R3 VOUT D1_ANODE 330

* Equality indicator LED D1
D1 D1_ANODE 0 DLED

* Subcircuit for canonical 2-input XNOR gate
.subckt GATE out in1 in2 gnd vcc
B1 out gnd V = 5 * (1 / (1 + exp(-5 * (V(in1)-2.5) * (V(in2)-2.5))))
.ends

* Models
.model SWMOD SW(VT=2.5 VH=0.2 RON=0.1 ROFF=100MEG)
.model DLED D(IS=1e-15 N=2.0 RS=10)

* Simulation commands
.op
.tran 1u 500u
.print tran V(VOUT) V(VA) V(VB) V(D1_ANODE)
.end

Resultados de Simulación (Transitorio)

Resultados de Simulación (Transitorio)
Análisis: The transient analysis spans 0 s to 500 us and captures the switching interval. Main ranges: v(vout) 1.35e-07 uV -> 5 V; v(va) 500 uV -> 5 V; v(vb) 500 uV -> 5 V.

Errores comunes y cómo evitarlos

  • Confundir el 74HC7266 con el 74HC266: El 74HC266 tiene salidas de drenaje abierto (open-drain), lo que significa que no puede suministrar corriente para encender un LED sin una resistencia pull-up externa. Asegúrese de usar el 74HC7266 (push-pull) o agregue una resistencia pull-up si usa el 74HC266.
  • Dejar las entradas CMOS flotantes: Olvidar conectar a tierra las

Más Casos Prácticos en Prometeo.blog

Encuentra este producto y/o libros sobre este tema en Amazon

Ir a Amazon

Como afiliado de Amazon, gano con las compras que cumplan los requisitos. Si compras a través de este enlace, ayudas a mantener este proyecto.

Quiz rápido

Pregunta 1: ¿Cuál es el objetivo principal del circuito descrito en el texto?




Pregunta 2: ¿Qué componente principal se utiliza como detector lógico de igualdad en este caso práctico?




Pregunta 3: Según el resultado esperado, ¿cuándo se ENCIENDE el LED de salida?




Pregunta 4: ¿Qué sucede con el LED si una entrada está a nivel ALTO y la otra a nivel BAJO?




Pregunta 5: ¿Cuál de las siguientes es una aplicación real de este circuito mencionada en el texto?




Pregunta 6: En el contexto de la detección de errores, ¿para qué sirve este concepto de circuito?




Pregunta 7: ¿A qué voltaje aproximado se mide el nivel lógico BAJO según el texto?




Pregunta 8: ¿Qué uso tiene este circuito en el enrutamiento de datos?




Pregunta 9: En el área de la automatización, ¿cómo se aplica el detector de igualdad?




Pregunta 10: Si ambas entradas de la puerta XNOR están a nivel BAJO, ¿cuál es el estado del LED?




Carlos Núñez Zorrilla
Carlos Núñez Zorrilla
Electronics & Computer Engineer

Ingeniero Superior en Electrónica de Telecomunicaciones e Ingeniero en Informática (titulaciones oficiales en España).

Sígueme:

Entradas relacionadas

Scroll al inicio